存储器子系统写入序列追踪的制作方法
1.本公开的实施例大体上涉及存储器系统且更具体来说，涉及一种存储器子系统写入序列追踪。
背景技术：
2.存储器系统可包含存储数据的一或多个存储器装置。举例来说，存储器装置可为非易失性存储器装置及易失性存储器装置。一般来说，主机系统可利用存储器子系统来将数据存储于存储器装置处及从存储器装置检索数据。
技术实现要素：
3.本技术案的一方面涉及一种存储器子系统写入序列追踪系统，其包括：存储器装置；及处理装置，其通信地耦合到所述存储器装置，其中所述处理装置将：以物理不连续方式将数据写入到所述存储器装置的数个存储器单元组；追踪用所述数据写入所述数个存储器单元组的序列；及响应于触发事件，至少部分基于所述追踪序列来识别存储在所述触发事件之前的预定义周期内接收的数据的所述数个存储器单元组的至少一部分。
4.本技术案的另一方面涉及一种存储器子系统写入序列追踪系统，其包括：存储器装置，其包括各自包括多个页面的多个块；及处理装置，其通信地耦合到所述存储器装置，其中所述处理装置将：以物理不连续方式将数据写入到所述多个块，其中所述数据被循序写入到所述多个块中的每一者内的所述多个页面；及响应于触发事件，产生包含用在所述触发事件之前的预定义周期内接收的数据写入所述多个块的第一部分的序列的条目，其中所述所产生条目存储于所述存储器装置中。
5.本技术案的又一方面涉及一种用于存储器子系统写入序列追踪的方法，其包括：将数据的第一部分循序写入到多个块中的第一块的数个页面；在将所述数据的所述第一部分循序写入到所述第一块的所述数个页面之后，将所述数据的第二部分循序写入到所述多个块中的第二块的数个页面，其中所述第二块与所述第一块不连续；确定在将所述数据的所述第二部分循序写入到所述第二块的特定页面时已发生触发事件；从所述第二块的所述特定页面反向追踪用具有对应于所述触发事件之前的预定义周期的已知大小的所述数据的量写入的所述多个块；及在存储器装置中产生及存储包括以下各者的条目：用所述数据的所述量写入所述多个块的序列；及所述第二块的所述特定页面的逻辑地址。
附图说明
6.将从下文给出的详细描述及从本公开的各个实施例的附图更完全理解本公开。然而，图式不应被视为将本公开限于特定实施例，而是仅用于解释及理解。
7.图1说明根据本公开的一些实施例的包含存储器子系统的实例计算系统。
8.图2说明根据本公开的一些实施例的存储器装置的实例。
9.图3a说明根据本公开的一些实施例的与使用链表识别具有对应于快照的数据的
超级块相关联的图。
10.图3b说明根据本公开的一些实施例的与使用链表识别具有对应于快照的数据的超级块相关联的另一图。
11.图4是根据本公开的一些实施例的用于写入序列追踪的实例方法的流程图。
12.图5说明根据本公开的一些实施例的包含交通工具中的计算系统的系统的实例。
13.图6说明根据本公开的一些实施例的具有耦合到控制器的物理块的存储器阵列的一部分的图。
14.图7说明根据本公开的一些实施例的具有超级块的存储器阵列的一部分的图。
15.图8是本公开的实施例可在其中操作的实例计算机系统的框图。
具体实施方式
16.本公开的方面涉及一种存储器子系统写入序列追踪。存储器子系统可为存储装置、存储器模块或存储装置及存储器模块的混合体。下文结合图1描述存储装置及存储器模块的实例。一般来说，主机系统可利用包含一或多个存储器装置的存储器子系统，例如存储数据的存储器装置。主机系统可提供存储于存储器子系统处的数据且可请求从存储器子系统检索的数据。
17.存储器子系统可用于由交通工具的各种组件存储数据，例如由交通工具的主机系统运行的应用程序。此应用程序的一个实例是交通工具的事件记录器。事件记录器也可称为“黑匣子”或事故数据记录器。
18.自主交通工具、物联网(iot)及监控装置的出现已导致存储器子系统的可用寿命内的总写入字节数(tbw)与存储器子系统的用户容量之间的更大差距。举例来说，用于此类应用程序的一些存储器系统的tbw与用户容量比率已增大1到3个数量级。一些自主交通工具需要实时缓冲遥测数据，例如摄像机、雷达、激光雷达、超声波及回放事故之前的序列所需的其它传感器。来自各种传感器的数据总计为每单位时间的大量吞吐量要求(例如，来自主机的1吉字节/秒(gb/sec)序列写入吞吐量)。在触发事件之后，需要捕获对应于紧接在事件之前的预定回放时间的数据数量(例如，以确定事故原因)。对应于预定回放时间的所记录遥测传感器数据可称为“快照”。事件记录器是一个此应用程序，其中用户容量要求可低至一百二十八(128)gb，但tbw要求可高达数百拍字节。所给出的值的实例不限制，但突显容量要求与tbw之间的相对差异。事件记录器可能需要存储至少几个最近快照。
19.快闪存储器装置可包含快闪转换层(ftl)，其可用于(例如，在快闪存储器装置上执行的编程操作期间)将逻辑地址映射到快闪存储器中的物理地址(例如，经由逻辑到物理(l2p)表)。作为实例，在一些先前方法中，逻辑到物理(l2p)地址映射表中的条目可包含其中存储数据的一部分的存储器的裸片、块、平面及页面的参考。此外，裸片可包含数个平面，所述数个平面可各自包含数个块，且所述数个块可各自包含数个页面。
20.由于事件记录器的存储器子系统一直从传感器接收输入数据且以序列方式将所接收数据写入到存储器(例如非易失性存储阵列nand)中，所以通常需要在每次将新数据写入到存储器时更新地址映射表，使得地址映射表的逻辑序列条目指示编程对应物理地址的序列。然而，此方法可能招致相对较大tbw，需要存储器的较大部分，及/或难以管理。因此，希望在保存地址映射表时最小化事件记录器的存储器子系统的资源量。
21.本公开的方面通过具有在保存l2p表时不耗尽存储器子系统的大量资源的情况下捕获快照的存储器子系统来解决上述及其它缺陷。如果在每次将新数据写入到存储器子系统时不重复更新l2p表，那么本公开的存储器子系统可仅追踪用数据写入逻辑地址的序列。一旦确定触发事件已发生，则存储器子系统可仅产生指示数据存储于存储器部分(及/或对应逻辑地址)中的位置的列表及用数据写入存储器部分的序列。因此，当检索快照时，对应于快照的数据可仅从存储器部分检索且基于由列表指示的序列重新组织。此方法可大体上减少由根据先前方法保存地址映射表招致的tbw。
22.图1说明根据本公开的一些实施例的包含存储器子系统104的实例计算系统100。存储器子系统104可包含媒体，例如一或多个易失性存储器装置(例如存储器装置114)、一或多个非易失性存储器装置(例如存储器装置116)或其组合。
23.存储器子系统104可为存储装置、存储器模块或存储装置及存储器模块的混合体。存储装置的实例包含ssd、快闪驱动器、通用串行总线(usb)快闪驱动器、嵌入式多媒体控制器(emmc)驱动器、通用快闪存储(ufs)驱动器、安全数字(sd)卡及硬盘驱动器(hdd)。存储器模块的实例包含双列直插式存储器模块(dimm)、小外形dimm(so-dimm)及各种类型的非易失性双列直插式存储器模块(nvdimm)。
24.计算系统100可为计算装置，例如桌上型计算机、膝上型计算机、网络服务器、移动装置、交通工具(例如飞机、无人机、火车、汽车或其它运输工具)、iot启用装置、嵌入式计算机(例如包含于交通工具、工业设备或联网商业装置中的计算机)或包含存储器及处理装置的类似计算系统。
25.计算系统100包含耦合到一或多个存储器子系统104的主机系统102。在一些实施例中，主机系统102耦合到不同类型的存储器子系统104。图1说明耦合到一个存储器子系统104的主机系统102的一个实例。如本文使用，“耦合到”或“与
…
耦合”通常指代组件之间的连接，其可为间接通信连接或直接通信连接(例如，没有中介组件)，无论有线还是无线，包含例如电、光学、磁及类似者的连接。
26.在至少一个实施例中，主机系统102是控制交通工具(例如自主交通工具)的计算装置，且存储器子系统104是为交通工具提供事件记录器存储的ssd。举例来说，存储器子系统104可存储交通工具的基于时间的遥测传感器数据。
27.主机系统102可包含处理器芯片组及由处理器芯片组执行的软件堆叠。处理器芯片组可包含一或多个核心、一或多个高速缓存、存储器控制器(例如nvdimm控制器)及存储协议控制器(例如pcie控制器、sata控制器等)。主机系统102例如使用存储器子系统104将数据写入到存储器子系统104及从存储器子系统104读取数据。
28.主机系统102可经由物理主机接口耦合到存储器子系统104。物理主机接口的实例包含(但不限于)串行高级技术附件(sata)接口、pcie接口、通用串行总线(usb)接口、光纤信道、串行附接scsi(sas)、小型计算机系统接口(scsi)、双数据速率(ddr)存储器总线、双列直插式存储器模块(dimm)接口(例如支持双数据速率(ddr)的dimm插槽接口)、开放式nand快闪接口(onfi)、双数据速率(ddr)、低电力双数据速率(lpddr)或任何其它接口。物理主机接口可用于在主机系统102与存储器子系统104之间传输数据。主机系统102可进一步利用nvm快速(nvme)接口在存储器子系统104通过pcie接口与主机系统102耦合时存取组件(例如存储器装置116)。物理主机接口可提供用于在存储器子系统104与主机系统102之间
传递控制、地址、数据及其它信号的接口。图1说明存储器子系统104作为实例。一般来说，主机系统102可经由相同通信连接、多个单独通信连接及/或通信连接的组合来存取多个存储器子系统。
29.举例来说，主机系统102可向存储器子系统104发送请求以将数据写入到存储器子系统104或从存储器子系统104读取数据。由主机请求指定的待写入或读取的数据称为“主机数据”。主机请求可包含逻辑地址信息。逻辑地址信息可为逻辑块地址(lba)，其可包含或伴随分区号。逻辑地址信息是通过主机系统与主机数据相关联的位置。逻辑地址信息可为主机数据的元数据的部分。lba还可对应于(例如，动态映射到)物理地址，例如物理块地址(pba)，其指示其中将主机数据存储于存储器中的物理位置。
30.存储器装置114、116可包含不同类型的非易失性存储器装置及/或易失性存储器装置的任何组合。易失性存储器装置(例如存储器装置114)可为(但不限于)随机存取存储器(ram)，例如动态随机存取存储器(dram)及同步动态随机存取存储器(sdram)。
31.非易失性存储器装置(例如存储器装置116)的一些实例包括与非(nand)型快闪存储器及原位写入存储器，例如三维交叉点(“3d交叉点”)存储器装置，其是非易失性存储器单元的交叉点阵列。非易失性存储器的交叉点阵列可基于体电阻的变化及可堆叠交叉网格数据存取阵列执行位存储。另外，与许多基于快闪的存储器相比，交叉点非易失性存储器可执行原位写入操作，其中可在不事先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。nand型快闪存储器包含例如二维nand(2d nand)及三维nand(3d nand)。
32.存储器装置114及116中的每一者可包含存储器单元的一或多个阵列。一种操作存储器单元的方法包含每单元存储一个位，其称为单电平单元(slc)。“电平”指代除擦除状态(电平)之外的单元编程到的状态的数量。slc可编程到除擦除电平之外的一个电平。操作存储器单元的其它方法包含每单元存储多于一个位，例如多电平单元(mlc)、三电平单元(tlc)、四电平单元(qlc)及五电平单元(plc)等等。如本文使用，“多电平单元(mlc)”指代可编程到除擦除电平之外的两个电平的存储器单元。在一些实施例中，非易失性存储器装置116可包含存储器单元的一或多个阵列，例如slc、mlc、tlc、qlc、plc或其任何组合。在一些实施例中，特定存储器装置可包含存储器单元的slc部分及mlc部分、tlc部分、qlc部分或plc部分。非易失性存储器装置116的存储器单元可分组为可指代用于存储数据的存储器装置的逻辑单元的页面。针对一些类型的存储器(例如nand)，页面可经分组以形成块。
33.尽管描述例如非易失性存储器单元及nand型存储器(例如2d nand、3d nand)的三维交叉点阵列的非易失性存储器组件，但存储器装置116可基于任何其它类型的非易失性存储器或存储装置，例如只读存储器(rom)、相变存储器(pcm)、自选择存储器、其它硫属化物基存储器、铁电晶体管随机存取存储器(fetram)、铁电随机存取存储器(feram)、磁阻随机存取存储器(mram)、自旋转移转矩(stt)-mram、导电桥接ram(cbram)、电阻随机存取存储器(rram)、氧化物基rram(oxram)、或非(nor)快闪存储器及电可擦除可编程只读存储器(eeprom)。
34.存储器子系统控制器106(或简称控制器106)可与存储器装置116通信以在非易失性存储器装置116处执行例如读取数据、写入数据、擦除数据及其它此类操作的操作。存储器子系统控制器106可包含例如一或多个集成电路及/或分立组件、缓冲存储器或其组合的硬件。硬件可包含具有专用(即，硬编码)逻辑的数字电路系统以执行本文描述的操作。存储
器子系统控制器106可为微控制器、专用逻辑电路系统(例如现场可编程门阵列(fpga)、专用集成电路(asic)等)或其它合适电路系统。
35.存储器子系统控制器106可包含经配置以执行存储于本地存储器110中的指令的处理器108(例如处理装置)。在所说明实例中，存储器子系统控制器106的本地存储器110包含经配置以存储用于执行控制存储器子系统104的操作(包含处置存储器子系统104与主机系统102之间的通信)的各种过程、操作、逻辑流程及例程的嵌入式存储器。
36.在一些实施例中，本地存储器110可包含存储存储器指针、所获取数据等的存储器寄存器。举例来说，本地存储器110还可包含用于存储微代码的rom。尽管图1中的实例存储器子系统104已被说明为包含存储器子系统控制器106，但在本公开的另一实施例中，存储器子系统104不包含存储器子系统控制器106，而是可依赖外部控制(例如，由外部主机或与存储器子系统104分离的处理器或控制器提供)。
37.一般来说，存储器子系统控制器106可从主机系统102接收命令或操作且可将命令或操作转换为指令或适当命令以实现对存储器装置116及/或存储器装置114的期望存取。存储器子系统控制器106可负责其它操作，例如损耗均衡操作、废弃项目收集操作、错误检测及/或校正操作、加密操作、高速缓存操作及与存储器装置116相关联的逻辑地址(例如lba、名称空间)与物理地址(例如物理块地址、物理媒体位置等)之间的地址转换。存储器子系统控制器106可进一步包含主机接口电路系统以经由物理主机接口与主机系统102通信。主机接口电路系统可将从主机系统102接收的命令转换为命令指令以存取存储器装置116及/或存储器装置114以及将与存储器装置116及/或存储器装置114相关联的响应转换为用于主机系统102的信息。
38.存储器子系统104还可包含未说明的额外电路系统或组件。在一些实施例中，存储器子系统104可包含可从存储器子系统控制器106接收地址且解码地址以存取存储器装置116及/或存储器装置114的高速缓存或缓冲器(例如dram)及地址电路系统(例如行解码器及列解码器)。
39.在一些实施例中，存储器装置116包含本地媒体控制器118，其结合存储器子系统控制器106操作以对存储器装置116的一或多个存储器单元执行操作。外部控制器(例如存储器子系统控制器106)可外部管理非易失性存储器装置116(例如，对存储器装置116执行媒体管理操作)。在一些实施例中，存储器装置116是受管理存储器装置，其是与本地控制器(例如本地控制器118)组合用于同一存储器装置封装内的媒体管理的原始存储器装置。受管理存储器装置的实例是受管理nand(mnand)装置。
40.存储器子系统控制器106还可包含序列追踪组件112。尽管图1中未展示以免混淆图式，但序列追踪组件112可包含各种电路系统以促进本文描述的操作执行。举例来说，序列追踪组件112可包含呈asic、fpga、状态机及/或其它逻辑电路系统形式的专用电路系统，其可允许序列追踪组件112编排及/或执行本文描述的操作。
41.在一些实施例中，存储器子系统控制器106包含序列追踪组件112的至少一部分。举例来说，存储器子系统控制器106可包含经配置以执行存储于本地存储器110中用于执行本文描述的操作的指令的处理器(例如处理装置)。在一些实施例中，序列追踪组件112是主机系统102、应用程序或操作系统的部分。
42.序列追踪组件112可追踪用所接收数据写入存储器装置114及116的存储器部分的
序列。响应于触发事件，所追踪序列可用于识别用紧接在触发事件(替代地称为快照)之前的预定周期内接收的数据编程存储器部分的序列。举例来说，所识别序列可以某一类型的数据(例如图3a到3b中说明的链表331)的形式存储于存储器装置116中。与所识别序列相关联的所存储数据稍后可用于检索对应于快照的数据。如本文进一步描述，可基于快照的已知大小来确定/获知触发事件之前的预定义周期。
43.图2说明根据本公开的一些实施例的存储器装置216的实例。主机数据可由存储器子系统接收(例如，从图1中说明的主机系统102)。主机数据可为来自交通工具的不同传感器的基于时间的遥测传感器数据。来自不同传感器的基于时间的遥测传感器数据可由主机聚合且依一数据速率发送到存储器子系统。主机数据可由存储器子系统接收且存储于非易失性存储器装置216中。当非易失性存储器装置216填满主机数据时，循序存储从主机接收的新数据，但可擦除或盖写非易失性存储器装置216中被确定为早于阈值时间的数据。因此，非易失性存储器装置216可操作为先进先出(fifo)缓冲器，其中新接收的数据替换其中的最旧数据。因此，除写入数据的位置在没有追踪的情况下并非固有已知之外，在写入其它数据之前写入的数据固有已知，使得在特定周期期间写入的数据可容易识别，只要用数据写入存储器部分的序列已知。
44.一旦触发事件发生，则可识别存储来自循环缓冲器部分222的基于时间的遥测传感器数据量的非易失性存储器装置216的存储器部分。对应于定义时间周期(其可称为回放时间(例如30秒))的主机数据量称为快照大小，且定义时间周期内的数据本身称为快照。可在紧接在触发事件之前的时间周期内预定义快照大小。快照大小及/或回放时间可为由存储器子系统的制造商、供应商或用户编程到存储器子系统的预定义值。在一些实施例中，确定已发生触发事件可包含至少部分基于从主机接收的高于阈值(例如定量值)的传感器信息来致动触发信号。在一些实施例中，触发事件可包含主机触发信号的接收(与传感器信息无关)，其包含其中将非易失性存储器装置216带到服务中心的情形。
45.在正常情形下，非易失性存储器装置216可由存储器子系统的电力供应器228供电。然而，非易失性存储器装置216可由备用电力供应器(例如一或多个保持电容器230)响应于系统电力(例如电力供应器228)损失而供电，其可与可为主机触发事件的触发事件(例如交通工具事故)相关联。主机触发事件可包含启动触发事件的交通工具事故、来自电力供应器(例如电力供应器228)的电力损失及/或主机请求(例如，从主机系统102发出，与交通事故或电力损失无关)。保持电容器230的大小及/或数量足以在例如识别存储快照的非易失性存储器装置216的存储器部分时提供足够电力。如所说明，电力供应器228及保持电容器230耦合到存储器装置216以向其提供电力。当电力供应器228或保持电容器230与非易失性存储器装置216之间不存在直接物理连接时，可通过写入电路系统(未具体说明)提供电力。
46.一旦识别存储对应于快照的数据的那些存储器部分，则可稍后检索快照。此包含其中将非易失性存储器装置216带到服务中心且提供可靠性恢复的情形。如本文结合图3到4进一步描述，序列可存储为某一类型的数据，例如图3中说明的链表331。此外，其中写入数据的存储器部分可为超级块。
47.图3a说明根据本公开的一些实施例的与使用链表331识别具有对应于快照的数据的超级块334相关联的图。如结合图7进一步描述，如本文使用，术语“超级块”是以交错方式
写入的跨越多个裸片的一组数据块。在一些情况下，超级块可跨越存储器子系统(例如ssd)内的所有裸片。超级块可含有来自单个裸片的多个数据块。超级块可为存储器子系统内的管理单元。
48.如图3a中说明，数据可循序写入到超级块334-1、334-2、334-3、
…
、334-(n-1)及334-n。尽管图3a中未描绘，但超级块334-1、334-2、334-3、
…
、334-(n-1)物理不连续；因此，数据以物理不连续方式写入到超级块334。举例来说，如图3a中说明，一旦数据写入到超级块334-1，则后续数据可写入与超级块334-1不连续的超级块334-2。相比而言，图3a中说明的每一超级块334内的页面(例如页面339-1-1、
…
、339-1-q)彼此物理连续，使得数据可在每一超级块334内以物理连续方式写入到页面。举例来说，当将数据写入到超级块334-1时，数据可依页面339-1-1到页面339-1-q的顺序循序写入。因此，用数据写入页面的序列可已知且不必追踪序列。如上文描述，可期望追踪用数据写入超级块334的序列。
49.以此方式，可连续监测及追踪写入超级块(例如超级块334)的序列。响应于发生触发事件，可基于追踪序列产生链表(例如链表331)。链表可包含相应超级块334及/或超级块334内的页面339的标识符，且可链接两个或更多个超级块的组，其可允许识别哪些超级块(例如超级块334-1)早于另一超级块(例如超级块334-2)编程。
50.举例来说，如图3a中说明，在将数据写入到超级块334-n的页面339-n-b时确定触发事件已发生。因此，页面339-n-b对应于触发事件之前预定义周期的结束时间。在此实例中，可从页面339-n-b反向追踪编程超级块334的序列，直到所追踪的页面/超级块的集合大小达到快照的已知大小，例如快照的已知大小335。基于反向追踪序列，可产生链表331。如图3a中说明，链表331包含象征性表示超级块334-1、
…
、334-n的标识符332-1、332-2、
…
、332-n，其中链接333-r指示超级块334-n在超级块334-(n-1)之后编程；链接333-2指示超级块334-3在超级块334-2之后编程；且链表331包含指示超级块334-2在超级块334-1之后编程的链接333-1。链表331进一步包含对应于页面339-1-3的标识符/逻辑地址(图3a中未展示)以指示反向追踪快照的已知大小335已在页面339-1-3结束且将页面339-1-1及339-1-2排除在快照的部分之外。换句话说，对应于页面339-1-3的标识符/逻辑地址对应于预定义周期的开始时间。因此，链表331指示对应于快照的数据存储于超级块334-n的一部分357(例如，从页面339-n-1到页面339-n-b)、超级块334-(n-1)、
…
、超级块334-3、超级块334-2及超级块334-1的一部分359(例如，从超级块334-1的页面339-1-3页开始的剩余部分)中。如本文使用，术语“标识符”指代可用于从其它超级块识别一个超级块的信息。举例来说，标识符可包含逻辑地址(例如lba)、物理地址等。
51.在一些实施例中，链接(例如链接333-1、...、333-r)可为指针。举例来说，链接333-1可为从超级块334-1(例如其逻辑地址)指示超级块334-2(例如其逻辑地址)的指针；链接333-2可为从超级块334-2(例如其逻辑地址)指示超级块334-3(例如其逻辑地址)的指针；链接333-r可为从超级块334-(n-1)(例如其逻辑地址)指示超级块334-n(例如其逻辑地址)的指针。
52.使用链表(例如链表331)来识别存储对应于快照的数据的位置可通过无需大体上保存地址映射表来提供优于先前方法的益处。在先前方法中，需要将那些循序接收的数据集存储于(例如地址映射表的)逻辑序列条目中以追踪编程存储器部分的序列。此方法消耗存储器子系统的大量资源，因为每次编程新数据集(例如，到图1中说明的存储器装置116)
时，需要更新地址映射表。相比而言，在本公开的数个实施例中，无需在此程度上保存地址映射表来识别序列。确切来说，指示序列本身的数据与本公开中的l2p表分开产生以识别序列，即使使用l2p表，其中逻辑序列条目不指示编程对应物理地址的序列。因此，本公开的数个实施例的l2p表无需在每次将新数据集编程到存储器装置时更新。
53.图3b说明根据本公开的一些实施例的与使用链表331识别具有对应于快照的数据的超级块334相关联的另一图。图3b的超级块334-1、
…
、334-4(统称为超级块334)可类似于图3a中说明的超级块334。此外，如图3b中说明，链表331-1及331-2可响应于触发事件而产生以指示对应于快照的数据在超级块中的存储位置及用对应于快照的数据编程超级块的序列。
54.如图3b中说明，响应于触发事件而产生的链表331-1指示数据已循序写入到超级块334-1、...、334-4且对应于快照的数据存储于超级块334-1的一部分(例如，循序地从页面339-1-m到超级块334-1的最后页面)、超级块334-2、超级块334-3的一部分(例如，从超级块334-3的第一页面开始且一直循序到页面339-3-x)及超级块334-4的一部分(例如，从超级块334-4的第一页面开始且一直循序到页面339-3-c)中。尽管图3b中未描绘，但超级块334-1、...、334-4中的至少若干者物理不连续。因此，数据以物理不连续方式写入到超级块334。
55.图3b进一步说明其中在写入到特定超级块时发生程序故障的情况。举例来说，如图3b中说明，数据已循序写入到超级块334-1、334-2及334-3且在将数据写入到超级块334-3的页面339-3-x页时发生程序故障。当此发生时，可暂停将数据写入到超级块334-3(不必擦除先前写入到超级块334-3的数据)且后续数据可继续写入到超级块334-4。因此，链表331-1可进一步包含与程序故障相关联的信息。举例来说，链表331-1可进一步包含页面339-3-x的逻辑地址，其指示超级块334-3仅在从第一页面开始且一直循序到页面339-3-x的页面内存储有效数据。
56.在一些实施例中，其中已发生程序故障的超级块可稍后刷新到另一超级块。当刷新时，可修改链表以反映已存储于故障超级块中的数据(例如有效数据)刷新到新超级块。举例来说，如图3b中说明，已存储于超级块334-3中的有效数据可稍后刷新到超级块334-5。在此实例中，依334-1、334-2、334-3及334-4的顺序指示序列的先前链表331-1可修改为依334-1、334-2、334-5及334-4的顺序指示序列的链表331-2，其中指示超级块334-5将有效数据存储于一直循序到339-5-x的页面中。
57.图4是根据本公开的一些实施例的用于写入序列追踪的实例方法440的流程图。方法可由处理逻辑执行，处理逻辑可包含硬件(例如处理装置、电路系统、专用逻辑、可编程逻辑、微代码、装置的硬件、集成电路等)、软件(例如在处理装置上运行或执行的指令)或其组合。在一些实施例中，方法由或使用图1中展示的存储器子系统控制器106、处理装置108、序列追踪组件112、非易失性存储器装置116及/或易失性存储器装置114及/或本地媒体控制器118执行。尽管依特定序列或顺序展示，但除非另有指定，否则可修改过程的顺序。因此，所说明实施例应仅被理解为实例，且所说明过程可依不同顺序执行，且一些过程可并行执行。另外，在各个实施例中可省略一或多个过程。因此，并非每个实施例中需要所有过程。其它过程流程是可能的。
58.在操作441，可将数据的第一部分循序写入到多个块(例如图3a到3b中说明的超级
块334)中的第一块的数个页面(例如图3a到3b中说明的页面339)。在操作442，在将数据的第一部分循序写入到第一块的数个页面之后，可将数据的第二部分循序写入到多个块中的第二块的数个页面。第二块不必与第一块连续。
59.在操作443，可确定在将数据的第二部分循序写入到第二块的特定页面时已发生触发事件。在操作445，可从第二块的特定页面反向追踪用具有已知大小(例如图3a中说明的已知大小335)的数据量写入的多个块。已知大小可对应于触发事件之前的预定义周期。因此，数据量可对应于快照。
60.在操作446，条目包含用数据量写入多个块的序列及第二块的特定页面的逻辑地址。条目可类似于图3a到3b中说明的链表331。条目可进一步包含识别为包含对应于快照的数据的超级块的逻辑地址。在一些实施例中，用数据量写入的多个块可基于已知信息反向追踪，例如多个块中的每一者的已知大小、多个块中的每一者的数个页面中的每一者的已知大小、多个块中的每一者内的页面数量。
61.在一些实施例中，可在不保存逻辑到物理表的情况下追踪多个块。举例来说，如本文描述，存储器子系统(例如图1中说明的存储器子系统104)的l2p表无需在每次将新数据写入到存储器装置(例如图1中说明的存储器子系统116)时更新以从l2p表的逻辑序列条目指示序列。
62.在将数据的第一部分的一部分写入到第一块的第一页面之后，程序故障可在将数据的第一部分的另一部分写入到第一块的第二页面时发生。在此实例中，第一块的第一页面的逻辑地址可与条目相关联以指示仅一直循序到第一页面的第一块的页面存储有效数据。因此，当稍后检索数据量(例如快照)时，可从一直循序到第一页面的第一块的数个页面读取数据。
63.继续上述实例，可对第一块执行刷新操作以将数据(例如存储于一直循序到第一页面的第一块的页面中的有效数据，但不包含第一块的第二页面)复制到多个块中的第三块。响应于执行刷新操作，可修改条目的序列以用第三块替换第一块。
64.图5说明根据本公开的一些实施例的包含交通工具550中的计算系统500的系统548的实例。计算系统500可包含存储器子系统504，为简单起见，存储器子系统504被说明为包含控制器506及非易失性存储器装置516，但类似于图1中说明的存储器子系统104。控制器506可类似于图1中说明的存储器子系统控制器106。控制器506可进一步包含分别在控制器506内的序列追踪组件512。如本文描述，在一些实施例中，序列追踪组件512可致使控制器506执行描述为结合序列追踪组件112执行的操作。
65.计算系统500及因此主机502可直接(如针对传感器544-4说明)或经由收发器552(如针对传感器544-1、544-2、544-3、544-5、544-6、544-7、544-8、
…
、544-n说明)耦合到数个传感器544。收发器552能够无线(例如通过射频通信)从传感器544接收基于时间的遥测传感器数据。在至少一个实施例中，传感器544中的每一者可经由收发器552与计算系统500无线通信。在至少一个实施例中，传感器544中的每一者直接连接到计算系统500(例如，经由导线或光缆)。如本文使用，遥测传感器数据意味着数据由远离存储数据的存储器子系统504(接收设备)的传感器544收集。遥测传感器数据是基于时间的，因为数据与时间相关。对应于每一数据点的时间可与遥测数据一起存储或可基于一些度量从其导出，例如数据的已知开始时间及数据速率。举例来说，时间可用于事故之前的序列回放中。
66.交通工具550可为汽车(例如轿车、厢式货车、卡车等)、连通交通工具(例如具有与外部服务器通信的计算能力的交通工具)、自主交通工具(例如具有例如自动驾驶的自动化能力的交通工具)、无人机、飞机、船舶及/或用于运送人及/或货物的任何事物。传感器544在图5中说明为包含实例属性。举例来说，传感器544-1、544-2及544-3是从交通工具550的前部收集数据的摄像传感器。传感器544-4、544-5及544-6是从交通工具550的前部、中部及后部收集数据的麦克风传感器。传感器544-7、544-8及544-n是从交通工具550的后部收集数据的摄像传感器。作为另一实例，传感器544-5、544-6是轮胎压力传感器。作为另一实例，传感器544-4是导航传感器，例如全球定位系统(gps)接收器。作为另一实例，传感器544-6是速度计。作为另一实例，传感器544-4表示数个引擎传感器，例如温度传感器、压力传感器、电压表、电流表、转速表、燃油表等。作为另一实例，传感器544-4表示摄像机。
67.在一些实施例中，系统500可与交通工具的制动系统相关且可从摄像传感器544、温度传感器544及/或声学传感器544接收基于时间的遥测传感器数据。在一些实施例中，系统500可与交通工具的加热/冷却系统相关且可从温度传感器544及/或声学传感器544接收基于时间的遥测传感器数据。在一些实施例中，系统500可与环境噪声系统相关且可从声学传感器544接收基于时间的遥测传感器数据。
68.主机502可执行指令以为交通工具550提供总体控制系统及/或操作系统。主机502可为经设计以辅助交通工具550的自动化工作的控制器。举例来说，主机502可为高级驾驶辅助系统控制器(adas)。adas可监测数据以防止事故且提供潜在不安全情况的警告。举例来说，adas可监测交通工具550中的传感器且控制交通工具550操作以避免事故或伤害(例如，在交通工具的用户丧失能力时避免事故)。可期望主机502快速行动及决策以避免事故。存储器子系统504可将参考数据存储于非易失性存储器装置516中，使得主机502可比较来自传感器544的基于时间的遥测传感器数据与参考数据以便做出快速决策。
69.图6说明根据本公开的一些实施例的具有耦合到控制器606的物理块662的存储器阵列665的一部分的图。控制器606可类似于图1中说明的存储器子系统控制器106。控制器606可进一步包含序列追踪组件612。如本文描述，在一些实施例中，序列追踪组件612可致使控制器606执行本文关于序列追踪组件112描述的操作。
70.举例来说，存储器阵列665可表示图1中非易失性存储器装置116的存储器阵列。存储器阵列665可例如为nand快闪存储器阵列。作为额外实例，存储器阵列665可为scm阵列，例如三维交叉点(3d交叉点)存储器阵列、铁电ram(fram)阵列或电阻可变存储器阵列，例如pcram、rram或自旋转矩转移(stt)阵列等。此外，尽管图6中未展示，但存储器阵列665可与其操作相关联的各种外围电路系统一起位于特定半导体裸片上。
71.如图6中展示，存储器阵列665具有存储器单元的数个物理块662-1(块1)、662-2(块2)、
…
、662-b(块b)。存储器单元可用根据本文描述的循环缓冲器或快照的性能目标而定制的特性来操作。存储器单元的数个物理块662可包含于存储器单元的平面中，且存储器单元的数个平面可包含于裸片上。例如，在图6中展示的实例中，每一物理块662可为单个裸片的部分。即，图6中说明的存储器阵列665的部分可为存储器单元的裸片。
72.如图6中展示，每一物理块662包含耦合到存取线(例如字线)的存储器单元的数个物理行(例如行658-1、658-2、
…
、658-r)。此外，尽管图6中未展示，但存储器单元可耦合到感测线(例如数据线及/或数字线)。所属领域的一般技术人员将了解，每一行658可包含存
储器单元的数个页面(例如物理页面)。物理页面指代编程及/或感测单元(例如作为功能组一起编程及/或感测的数个存储器单元)。在图6中展示的实施例中，每一行658包括存储器单元的一个物理页面。然而，本公开的实施例不受限于此。举例来说，在实施例中，每一行可包括存储器单元的多个物理页面(例如耦合到偶数位线的存储器单元的一或多个偶数页面及耦合到奇数位线的存储器单元的一或多个奇数页面)。另外，对于包含多电平单元的实施例，存储器单元的物理页面可存储数据的多个逻辑页面(例如数据的上页面及数据的下页面，其中物理页面中的每一单元接近数据的上页面存储一或多个位及接近数据的下页面存储一或多个位)。
73.如图6中展示，一行存储器单元658的可包括数个物理扇区660-1、660-2、
…
、660-s(例如存储器单元的子集)。单元的每一物理扇区660可存储数据的数个逻辑扇区。另外，数据的每一逻辑扇区可对应于数据的特定页面的一部分。作为实例，存储于特定物理扇区中的数据的一个逻辑扇区可对应于对应于数据的一个页面的逻辑扇区，且存储于特定物理扇区中的数据的其它逻辑扇区可对应于数据的其它页面。每一物理扇区660可存储系统数据、用户数据及/或开销数据，例如错误校正码(ecc)数据、lba数据及元数据。
74.图7说明根据本公开的一些实施例的具有超级块734的数个存储器裸片754的图。每一存储器裸片754-1、754-2及754-3可对应于图7的存储器阵列/裸片754且位于耦合到控制器706的存储器装置716(类似于图1中说明的存储器装置116)上。控制器706可类似于图1中说明的存储器子系统控制器106。控制器706可进一步包含序列追踪组件712。如本文描述，在一些实施例中，序列追踪组件712可致使控制器706执行本文关于序列追踪组件112描述的操作。
75.每一存储器裸片754-1、754-2及754-3可包含多个平面。如图7中说明，举例来说，存储器裸片754-1包含两个平面771-1(平面0)及771-2(平面1)；存储器裸片754-2包含两个平面771-3(平面0)及771-4(平面1)；且存储器裸片754-3包含两个平面771-5(平面0)及771-6(平面1)，但每一存储器裸片不限于其可包含的特定数目个平面。
76.如本文使用，术语“超级块”可指代其存储器单元分布于存储器裸片及/或多个存储器裸片的多个平面上的一存储器单元组。举例来说，如图7中说明，超级块734-1(超级块0)、734-2(超级块1)、734-3(超级块2)及734-p(超级块p)中的每一者的存储器单元分布于存储器裸片754-1的平面771-1及771-2、存储器裸片754-2的平面771-3及771-4及存储器裸片754-3的平面771-5及771-6的相应部分上，如图7中说明。尽管图7中说明三个裸片，但超级块不限于其上可分布超级块的存储器单元的特定数目个裸片。
77.在一些实施例中，可对超级块的多个块同时执行擦除操作。换句话说，可大体上同时擦除形成同一超级块的多个块。类似地，可对超级块的页面同时执行写入及/或读取操作。换句话说，可大体上同时写入及/或读取形成同一超级块的多个页面。
78.图8说明计算机系统890的实例机器，其内可执行用于致使机器执行本文论述的方法中的一或多者的一组指令。在一些实施例中，计算机系统890可对应于主机系统(例如图1的主机系统102)，其包含、耦合到或利用存储器子系统(例如图1的存储器子系统104)或可用于执行控制器的操作(例如，执行操作系统以执行对应于图1的序列追踪组件112的操作)。在替代实施例中，机器可连接(例如，联网)到lan、内联网、外联网及/或因特网中的其它机器。机器可在客户端-服务器网络环境中以服务器或客户端机器的身份操作，在对等
(或分布式)网络环境中作为对等机器操作，或在云计算基础设施或环境中作为服务器或客户端机器操作。
79.机器可为个人计算机(pc)、平板pc、机顶盒(stb)、个人数字助理(pda)、手机、网络设备、服务器、网络路由器、交换机或网桥或能够执行指定由机器采取的动作的一组指令(循序或以其它方式)的另一机器。此外，尽管已说明单个机器，但术语“机器”也应被认为包含机器的集合，其个别或共同地执行一组(或多组)指令以执行本文论述的方法中的一或多者。
80.实例计算机系统890包含处理装置892、主存储器894(例如只读存储器(rom)、快闪存储器、动态随机存取存储器(dram)，例如同步dram(sdram)或rambus dram(rdram)等)、静态存储器898(例如快闪存储器、静态随机存取存储器(sram)等)及数据存储装置899，其经由总线897彼此通信。
81.处理装置892表示一或多个通用处理装置，例如微处理器、中央处理单元或类似者。更特定来说，处理装置可为复杂指令集计算(cisc)微处理器、精简指令集计算(risc)微处理器、超长指令字(vliw)微处理器或实施其它指令集的处理器或实施指令集的组合的处理器。处理装置892也可为一或多个专用处理装置，例如专用集成电路(asic)、现场可编程门阵列(fpga)、数字信号处理器(dsp)、网络处理器或类似者。处理装置892经配置以执行用于执行本文论述的操作及步骤的指令893。计算机系统890可进一步包含通过网络896通信的网络接口装置895。
82.数据存储系统899可包含机器可读存储媒体891(也称为计算机可读媒体)，其上存储体现本文描述的方法或功能中的一或多者的一或多组指令893或软件。指令893也可在其由计算机系统890执行期间完全或至少部分驻留于主存储器894及/或处理装置892内，主存储器894及处理装置892也构成机器可读存储媒体。机器可读存储媒体891、数据存储系统899及/或主存储器894可对应于图1的存储器子系统104。
83.在一个实施例中，指令893包含实施对应于序列追踪组件(例如图1的序列追踪组件112)的功能性的指令。尽管在实例实施例中将机器可读存储媒体891展示为单个媒体，但术语“机器可读存储媒体”应被认为包含存储一或多组指令的单个媒体或多个媒体。术语“机器可读存储媒体”也应被认为包含能够存储或编码一组指令用于供机器执行且致使机器执行本公开的方法中的一或多者的媒体。因此，术语“机器可读存储媒体”应被认为包含(但不限于)固态存储器、光学媒体及磁性媒体。
84.已根据对计算机存储器内的数据位的操作的算法及符号表示来呈现前述详细描述的一些部分。这些算法描述及表示是数据处理领域的技术人员用于向所属领域的其它技术人员最有效传达其工作实质的方式。此处，算法通常被认为是导致期望结果的自洽操作序列。操作是需要物理量的物理操纵的操作。通常但未必，这些量采用能够存储、组合、比较及以其它方式操纵的电或磁信号的形式。主要由于常用，有时已证明将这些信号称为位、值、元素、符号、字符、项、数字或类似者是方便的。
85.然而，应牢记，所有这些及类似术语应与适当物理量相关联且仅为应用于这些量的方便标签。本公开可指代计算机系统或类似电子计算装置的动作及过程，其将表示为计算机系统的寄存器及存储器内的物理(电子)量的数据操纵及变换为类似地表示为计算机系统存储器或寄存器或其它此类信息存储系统内的物理量的其它数据。
86.本公开还涉及用于执行本文的操作的设备。此设备可经特别构造用于预期目的，或其可包含由存储于计算机中的计算机程序选择性激活或重新配置的通用计算机。此计算机程序可存储于计算机可读存储媒体中，例如(但不限于)任何类型的磁盘(包含软盘、光盘、cd-rom及磁光盘)、只读存储器(rom)、随机存取存储器(ram)、eprom、eeprom、磁卡或光卡或适于存储电子指令的媒体类型，其各自耦合到计算机系统总线。
87.本文呈现的算法及显示并非固有地与特定计算机或其它设备相关。各种通用系统可与根据本文的教示的程序一起使用，或可证明构造更专用设备来执行方法是方便的。各种这些系统的结构将如下文描述中所阐述那样出现。另外，未参考特定编程语言来描述本公开。将了解，可使用各种编程语言来实施本文描述的本公开的教示。
88.本公开可被提供为计算机程序产品或软件，其可包含其上存储有指令的机器可读媒体，指令可用于对计算机系统(或其它电子装置)进行编程以执行根据本公开的过程。机器可读媒体包含用于以机器(例如计算机)可读的形式存储信息的机构。在一些实施例中，机器可读(例如计算机可读)媒体包含机器(例如计算机)可读存储媒体，例如只读存储器(“rom”)、随机存取存储器(“ram”)、磁盘存储媒体、光学存储媒体、快闪存储器组件等。
89.在前述说明中，已参考本公开的特定实例实施例描述本公开的实施例。显而易见，可在不脱离所附权利要求书中阐述的本公开的实施例的更广泛精神及范围的情况下对其进行各种修改。因此，说明书及图式应被认为意在说明而非限制。
技术特征：
1.一种存储器子系统写入序列追踪系统，其包括：存储器装置(114、116；216；516；716)；及处理装置(108)，其通信地耦合到所述存储器装置，其中所述处理装置将：以物理不连续方式将数据写入到所述存储器装置的数个存储器单元组(334-1、...、334-n；734-1、
…
、734-p)；追踪用所述数据写入所述数个存储器单元组的序列；及响应于触发事件，至少部分基于所述追踪序列来识别存储在所述触发事件之前的预定义周期内接收的数据的所述数个存储器单元组的至少一部分。2.根据权利要求1所述的系统，其中所述处理装置将进一步基于以下各者来确定包括所述数据的所述数个存储器单元组的所述至少所述部分：所述数个存储器单元组中的每一者的已知大小；及在所述触发事件之前的所述预定义周期内接收的所述数据的已知大小(335)。3.根据权利要求1所述的系统，其中所述处理装置将识别所述数个存储器单元组的所述至少所述部分而不保存逻辑到物理l2p表。4.根据权利要求3所述的系统，其中分别对应于所述l2p表的逻辑序列条目的存储器单元组不对应于用所述数据写入所述数个存储器单元组的所述序列。5.根据权利要求1到4中任一权利要求所述的系统，其中所述数个存储器单元组的至少一部分对应于其存储器单元分布于所述存储器装置的多个存储器裸片(754-1、754-2、754-3)上的超级块(334-1、...、334-n；734-1、
…
、734-p)。6.一种存储器子系统写入序列追踪系统，其包括：存储器装置(114、116；216；516；716)，其包括各自包括多个页面(339-1-1、
…
、339-1-q、339-(n-1)、339-(n-2)、339-(n-b))的多个块(334-1、...、334-n；734-1、
…
、734-p)；及处理装置(108)，其通信地耦合到所述存储器装置，其中所述处理装置将：以物理不连续方式将数据写入到所述多个块，其中所述数据被循序写入到所述多个块中的每一者内的所述多个页面；及响应于触发事件，产生包含用在所述触发事件之前的预定义周期内接收的数据写入所述多个块的第一部分的序列的条目(331)，其中所述所产生条目存储于所述存储器装置中。7.根据权利要求6所述的系统，其中所述处理装置将使以下各者与所述条目相关联：对应于所述多个块的所述第一部分的第一页面(339-1-3)的逻辑地址，其中所述第一页面对应于所述预定义周期的开始时间；及对应于所述多个块的所述第一部分的第二页面(339-(n-b))的逻辑地址，其中所述第二页面对应于所述预定义周期的结束时间。8.根据权利要求6到7中任一权利要求所述的系统，其中所述多个块中的每一者对应于其存储器单元分布于所述存储器装置的多个存储器裸片(754-1、754-2、754-3)上的超级块(334-1、...、334-n；734-1、
…
、734-p)。9.根据权利要求6到7中任一权利要求所述的系统，其中所述处理装置将：响应于另一触发事件，产生包含用在所述另一触发事件之前的所述预定义周期内接收的数据写入所述多个块的第二部分的另一序列的条目(331)；及将所述条目存储于所述存储器装置中。
10.根据权利要求6到7中任一权利要求所述的系统，其中所述系统包括固态驱动器以为自主交通工具(550)提供事件记录器存储。11.根据权利要求6到7中任一权利要求所述的系统，其中所述处理装置将基于以下各者来识别所述多个块的所述第一部分及所述序列：所述多个块中的每一者的每一页面的已知大小；及所述多个块中的每一者内的页面数量。12.根据权利要求6到7中任一权利要求所述的系统，其中所述处理装置将响应于将数据写入到所述多个块中的一者的程序故障而对所述多个块中的所述一者执行刷新操作以将所述数据从所述多个块中的所述一者复制到所述多个块中的另一者。13.根据权利要求12所述的系统，其中所述处理装置将响应于所述刷新操作而修改所述序列以用所述多个块中的所述另一者替换所述序列的所述多个块中的所述一者。14.根据权利要求6到7中任一权利要求所述的系统，其中所述处理装置将响应于将数据写入到所述多个块中的一者(334-3)的特定页面(339-3x)之后的程序故障而与对应于所述特定页面的逻辑地址相关联。15.一种用于存储器子系统写入序列追踪的方法，其包括：将数据的第一部分循序写入到多个块(334-1、...、334-n；734-1、
…
、734-p)中的第一块的数个页面(339-1-1、
…
、339-1-q、339-(n-1)、339-(n-2)、339-(n-b))；在将所述数据的所述第一部分循序写入到所述第一块的所述数个页面之后，将所述数据的第二部分循序写入到所述多个块中的第二块的数个页面(339-1-1、
…
、339-1-q、339-(n-1)、339-(n-2)、339-(n-b))，其中所述第二块与所述第一块不连续；确定在将所述数据的所述第二部分循序写入到所述第二块的特定页面(339-n-b)时已发生触发事件；从所述第二块的所述特定页面反向追踪用具有对应于所述触发事件之前的预定义周期的已知大小(335)的所述数据的量写入的所述多个块；及在存储器装置(114、116；216；516；716)中产生及存储包括以下各者的条目(331)：用所述数据的所述量写入所述多个块的序列；及所述第二块的所述特定页面的逻辑地址。16.根据权利要求15所述的方法，其进一步包括进一步基于以下各者从所述第二块的所述特定页面反向追踪用所述数据的所述量写入的所述多个块：所述多个块中的每一者的已知大小；及所述多个块中的每一块的所述数个页面中的每一者的已知大小。17.根据权利要求15所述的方法，其进一步包括追踪所述多个块而不保存逻辑到物理l2p表。18.根据权利要求15到17中任一权利要求所述的方法，其进一步包括：在将所述数据的所述第一部分的至少一部分写入到所述第一块的第一页面之后，将所述数据的所述第一部分的另一部分写入到所述第一块的第二页面；确定将所述数据的所述第一部分的所述至少另一部分写入到所述第二页面已失败；及使所述第一块的所述第一页面的逻辑地址与所述条目相关联。19.根据权利要求18所述的方法，其进一步包括在检索所述数据的所述量时从一直循
序到所述第一页面的所述第一块的数个页面读取数据。20.根据权利要求18所述的方法，其进一步包括：对所述第一块执行刷新操作以将存储于直到所述第一页面的数个页面中的数据复制到所述多个块中的第三块(334-5)；及修改所述条目的所述序列以用所述第三块替换所述第一块。
技术总结
本申请案涉及一种存储器子系统写入序列追踪。一种系统包含存储器装置及通信地耦合到所述存储器装置的处理装置。所述处理装置以物理不连续方式将数据写入到所述存储器装置的数个存储器单元组。所述处理装置进一步追踪用所述数据写入所述数个存储器单元组的序列。响应于触发事件，所述处理装置进一步至少部分基于所述追踪序列来识别具有在所述触发事件之前的预定义周期内接收的数据的所述数个存储器单元组的至少一部分。个存储器单元组的至少一部分。个存储器单元组的至少一部分。
