一种量子芯片封装电路板及封装盒的制作方法
1.本技术属于量子计算技术领域，特别是一种量子芯片封装电路板及封装盒。
背景技术：
2.量子计算机是一类遵循量子力学规律进行高速数学和逻辑运算、存储及处理量子信息的物理装置。量子芯片作为量子计算机的核心部件，量子芯片是一种较为脆弱的元器件，裸露的量子芯片极易受到周围环境中杂波的影响，导致量子芯片上信号的传输以及性能受到影响，因此在实际使用时，需将量子芯片进行封装后再使用。
3.现有的量子芯片封装电路板通常采用键合线将封装电路板上信号传输线的接线端口，与对应的量子芯片上的接线端口连接在一起，以实现封装电路板上的信号传输线与量子芯片上的接线端口的电连接，然而，现有的采用键合线实现量子芯片与封装电路板互连的方式存在键合线断裂失效的风险，大大降低了量子芯片封装的可靠性，亟需提出一种新的量子芯片封装电路板结构以实现量子芯片与封装电路板的互连。
4.需要说明的是，公开于本技术背景技术部分的信息仅仅旨在加深对本技术一般背景技术的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域技术人员所公知的现有技术。
技术实现要素：
5.本技术的目的是提供一种量子芯片封装电路板及封装盒，以解决现有技术中的不足。
6.本技术的一个实施例提供了一种量子芯片封装电路板，量子芯片具有量子电路，所述量子电路的端部设有第一连接端口，所述量子芯片封装电路板包括：
7.用于承载所述量子芯片的封装基板，所述封装基板上具有信号传输线，所述信号传输线的一端设有第二连接端口，所述信号传输线的另一端用于与外接电路电连接；
8.其中，所述第二连接端口与所述第一连接端口物理接触以实现电学连接。
9.如上所述的量子芯片封装电路板，其中，所述第一连接端口位于所述量子芯片的边缘。
10.如上所述的量子芯片封装电路板，其中，所述第二连接端口与所述第一连接端口位于同一平面内，所述第一连接端口与所述第二连接端口一一对应。
11.如上所述的量子芯片封装电路板，其中，所述封装基板上设置有凹槽，所述量子芯片固定于所述凹槽内。
12.如上所述的量子芯片封装电路板，其中，所述凹槽的深度与所述量子芯片的厚度相同。
13.如上所述的量子芯片封装电路板，其中，所述第二连接端口位于所述凹槽的侧壁。
14.如上所述的量子芯片封装电路板，其中，还包括连接所述第一连接端口与所述第二连接端口的导电层。
15.如上所述的量子芯片封装电路板，其中，所述导电层填充所述第一连接端口与所述第二连接端口之间的缝隙。
16.本技术的另一实施例提供了一种封装盒，包括：
17.盒体，所述盒体内部具有用于容纳所述量子芯片的空腔；
18.如上所述的量子芯片封装电路板，所述量子芯片封装电路板设于所述盒体内。
19.与现有技术相比，本技术提出的一种量子芯片封装电路板，量子芯片具有量子电路，所述量子电路的端部设有第一连接端口，所述量子芯片封装电路板包括用于承载所述量子芯片的封装基板，所述封装基板上具有信号传输线，所述信号传输线的一端设有第二连接端口，所述信号传输线的另一端用于与外接电路电连接，其中，所述第二连接端口与所述第一连接端口物理接触以实现电学连接。本技术提出的量子芯片封装电路板上设置有第二连接端口，在封装量子芯片时，可以利用第二连接端口与位于量子芯片上的第一连接端口物理接触，从而实现第二连接端口与第一连接端口的电学连接，进而实现量子芯片与封装电路板的互连，相比于现有技术，本技术提出的量子芯片封装电路板无需采用键合线即可实现量子芯片与封装电路板的互连，从根本上杜绝了键合线断裂失效带来的风险，大大提高了量子芯片封装的可靠性。
附图说明
20.图1为本技术提供的量子芯片封装电路板的侧面剖视图；
21.图2为本技术提供的量子芯片封装电路板的俯视图。
22.图3为本技术另一实施例提供的量子芯片封装电路板的侧面剖视图。
23.附图标记说明：1－封装基板，2－量子芯片，3－第一连接端口，4－第二连接端口，5－导电层。
具体实施方式
24.下面通过参考附图描述的实施例是示例性的，仅用于解释本技术，而不能解释为对本技术的限制。
25.为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合附图对本技术的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本技术各实施例中，为了使读者更好地理解本技术而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本技术所要求保护的技术方案。以下各个实施例的划分是为了描述方便，不应对本技术的具体实现方式构成任何限定，各个实施例在不矛盾的前提下可以相互结合相互引用。
26.需要说明的是，本技术的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本技术的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
27.现有的量子芯片封装电路板通常采用键合线将封装电路板上信号传输线的接线端口，与对应的量子芯片上的接线端口连接在一起，以实现封装电路板上的信号传输线与量子芯片上的接线端口的电连接，然而，现有的采用键合线实现量子芯片与封装电路板互连的方式存在键合线断裂失效的风险，大大降低了量子芯片封装的可靠性，亟需提出一种新的量子芯片封装电路板结构以实现量子芯片与封装电路板的互连。
28.图1为本技术提供的量子芯片封装电路板的侧面剖视图。
29.图2为本技术提供的量子芯片封装电路板的俯视图。
30.结合附图1、附图2所示，本技术实施例提供的一种量子芯片封装电路板，用于封装量子芯片2，所述量子芯片2具有量子电路，所述量子电路的端部设有第一连接端口3，所述第一连接端口3用于与量子芯片2外部的电路电连接，其中，所述量子芯片封装电路板包括：
31.用于承载所述量子芯片2的封装基板1，所述封装基板1上具有信号传输线，所述信号传输线的一端设有第二连接端口4，所述信号传输线的另一端用于与外接电路电连接；
32.其中，所述第二连接端口4与所述第一连接端口3物理接触以实现电学连接，具体实施时，所述第一连接端口3位于量子芯片2上，所述第二连接端口4位于封装基板1上，当量子芯片2固定于所述封装基板1上时，所述第一连接端口3与所述第二连接端口4抵接，从而使得第一连接端口3与第二连接端口4物理接触以形成电学连接；
33.具体实施时，所述第一连接端口3位于所述量子芯片2的边缘位置，所述第二连接端口4与所述第一连接端口3位于同一平面内，且所述第一连接端口3与所述第二连接端口4一一对应，为了便于所述第一连接端口3与所述第二连接端口4抵接，所述封装基板1上设置有凹槽，所述量子芯片2固定于所述凹槽内，所述第二连接端口4设置于所述凹槽的内壁上，通过控制凹槽的加工深度，可以控制所述第一连接端口3与所述第二连接端口4的相对高度，可选的，所述凹槽的深度与量子芯片2的厚度相同，以使得所述第一连接端口3与所述第二连接端口4位于同一高度，以便于所述第一连接端口3与第二连接端口4抵接，以使得所述第一连接端口3与第二连接端口4实现物理接触。
34.需要说明的是，本实施例中，所述凹槽的尺寸与量子芯片2的外形尺寸趋于一致，当量子芯片2嵌入凹槽内时，利用凹槽的侧壁牢牢固定量子芯片2，使量子芯片2保持稳固，同时，还可以使所述第一连接端口3与所述第二连接端口4紧密抵接，从而使所述第一连接端口3与所述第二连接端口4达到电学连接的目的。
35.本实施例中，所述量子芯片封装电路板上设置有第二连接端口4，在封装量子芯片2时，利用第二连接端口4与位于量子芯片2上的第一连接端口3物理接触，从而实现第二连接端口4与第一连接端口3的电学连接，进而实现量子芯片2与封装电路板的互连，相比于现有技术，本技术提出的量子芯片封装电路板无需采用键合线即可实现量子芯片2与封装电路板的互连，从根本上杜绝了键合线断裂失效带来的风险，大大提高了量子芯片2封装的可靠性。
36.需要说明的是，所述封装基板1上的信号传输线为平面传输线，示例性的，一种具体的方式为，所述平面传输线为共面波导传输线，采用共面波导传输线作为信号传输线，易于加工和制备，并且，所述量子芯片2具有量子电路，利用第一连接端口3、第二连接端口4将位于封装基板1上的共面波导传输线与位于量子芯片2上的量子电路连接在一起，以实现量子电路与共面波导传输线的电连接，以使得电信号能够在共面波导传输线与量子电路之间
传递。
37.在本技术的一些实施例中，所述量子芯片2与所述凹槽的底部之间填充有粘附层，示例性的，一种具体的方式为，可以在所述量子芯片2与所述凹槽的底部之间填充环氧树脂胶粘剂、晶片黏结薄膜等充当粘附层，利用粘附层将所述量子芯片2粘接固定于所述凹槽内，以达到将量子芯片2牢牢固定在凹槽底部的目的，进一步提高量子芯片2与凹槽结合的牢固程度，防止量子芯片2从凹槽内脱出。
38.图3为本技术另一实施例提供的量子芯片封装电路板的侧面剖视图。
39.结合附图3所示，本技术实施例提供的量子芯片封装电路板，还包括连接所述第一连接端口3与所述第二连接端口4的导电层5，所述导电层5覆盖所述第一连接端口3与第二连接端口4，示例性的，一种具体的方式为，所述第一连接端口3具有朝向所述第二连接端口4的第一表面以及背离所述封装基板1的第二表面，所述第二表面与第一表面垂直，所述第二连接端口4具有与所述第一表面相对应的第三表面以及背离所述凹槽底部的第四表面，所述第三表面与所述第四表面垂直，当量子芯片2安装于所述凹槽内时，所述第一表面与所述第三表面紧密贴合，以使得第一连接端口3与第二连接端口4实现电学连接，所述导电层5覆盖所述第二表面和所述第四表面，利用导电层5将第二表面和第四表面连接起来，进一步保证了第一连接端口3与第二连接端口4的电学连接性能，示例性的，一种具体的方式为，所述导电层5为金属层，包括但不限于铝膜、铌膜等。
40.本实施例中，利用导电层5可以将第一连接端口3与第二连接端口4连接起来，进一步保证了第一连接端口3与第二连接端口4的电学连接性能，具体实施时，所述导电层5还可以填充所述第一连接端口3与第二连接端口4之间的缝隙，使第一连接端口3与第二连接端口4结合更加紧密，有效保证第一连接端口3与第二连接端口4的电学连接性能。
41.本技术的另一实施例提供了一种封装盒，包括：
42.盒体，所述盒体内部具有用于容纳所述量子芯片2的空腔；
43.如上所述的量子芯片封装电路板，所述量子芯片封装电路板设于所述盒体内，具体实施时，所述量子芯片封装电路板可拆卸地安装于所述盒体内。
44.示例性的，一种具体的方式为，所述包括盒盖与底座，所述盒盖与底座可拆卸连接，所述空腔位于盒盖与底座之间，所述量子芯片封装电路板安装于所述底座上。
45.本实施例中，所述封装盒内部采用上述量子芯片封装电路板，芯片嵌入封装基板1上的凹槽内，大大节约了封装盒内部的空间，有利于降低封装盒的整体厚度。
46.需要说明的是，所述盒盖与底座可拆卸连接，具体实施时，所述盒盖可通过不同的方式固定在所述底座上，包括但不限于：通过螺钉穿过所述盒盖固定在所述底座上，为实现此种固定，可在所述底座和所述盒盖上对应设置用于固定的螺纹孔。
47.以上依据图式所示的实施例详细说明了本技术的构造、特征及作用效果，以上所述仅为本技术的较佳实施例，但本技术不以图面所示限定实施范围，凡是依照本技术的构想所作的改变，或修改为等同变化的等效实施例，仍未超出说明书与图示所涵盖的精神时，均应在本技术的保护范围内。
技术特征：
1.一种量子芯片封装电路板，量子芯片具有量子电路，所述量子电路的端部设有第一连接端口，其特征在于，所述量子芯片封装电路板包括：用于承载所述量子芯片的封装基板，所述封装基板上具有信号传输线，所述信号传输线的一端设有第二连接端口，所述信号传输线的另一端用于与外接电路电连接；其中，所述第二连接端口与所述第一连接端口物理接触以实现电学连接。2.如权利要求1所述的量子芯片封装电路板，其特征在于，所述第一连接端口位于所述量子芯片的边缘。3.如权利要求2所述的量子芯片封装电路板，其特征在于，所述第二连接端口与所述第一连接端口位于同一平面内，所述第一连接端口与所述第二连接端口一一对应。4.如权利要求3所述的量子芯片封装电路板，其特征在于，所述封装基板上设置有凹槽，所述量子芯片固定于所述凹槽内。5.如权利要求4所述的量子芯片封装电路板，其特征在于，所述凹槽的深度与所述量子芯片的厚度相同。6.如权利要求5所述的量子芯片封装电路板，其特征在于，所述第二连接端口位于所述凹槽的侧壁。7.如权利要求1－6任一项所述的量子芯片封装电路板，其特征在于，还包括连接所述第一连接端口与所述第二连接端口的导电层。8.如权利要求7所述的量子芯片封装电路板，其特征在于，所述导电层填充所述第一连接端口与所述第二连接端口之间的缝隙。9.一种封装盒，其特征在于，包括：盒体，所述盒体内部具有用于容纳所述量子芯片的空腔；如权利要求1－8任一项所述的量子芯片封装电路板，所述量子芯片封装电路板设于所述盒体内。
技术总结
本申请公开了一种量子芯片封装电路板，量子芯片具有量子电路，所述量子电路的端部设有第一连接端口，所述量子芯片封装电路板包括用于承载所述量子芯片的封装基板，封装基板上具有信号传输线，所述信号传输线的一端设有第二连接端口，所述信号传输线的另一端用于与外接电路电连接，其中，所述第二连接端口与所述第一连接端口物理接触以实现电学连接。本申请提出的量子芯片封装电路板上设置有第二连接端口，在封装量子芯片时，利用第二连接端口与位于量子芯片上的第一连接端口物理接触，从而实现第二连接端口与第一连接端口的电学连接，进而实现量子芯片与封装电路板的互连，杜绝了键合线断裂失效带来的风险，大大提高了量子芯片封装的可靠性。封装的可靠性。封装的可靠性。
