用于量子通信系统的光源对齐装置和量子通信设备的制作方法
1.本实用新型涉及量子通信技术领域，尤其涉及用于量子通信系统的光源对齐装置和量子通信设备。
背景技术：
2.目前，在量子通信系统（诸如，量子密钥分发系统）中，通常，在系统启动时，使用示波器来显示发射端中的多个光源制备的光脉冲并且以手动调节的方式来对齐这些光脉冲的延时位置，然后，使用波分复用器对这些光脉冲进行合束并且将合束后的这些光脉冲从发射端传送至接收端，其目的在于防止攻击方根据延时位置的差异从合束的光脉冲中甄别出各个光脉冲所携带的密钥信息。
3.然而，这种使用示波器来对齐光脉冲的方式不仅物力（示波器）成本高，而且费时费力（需要手动调节）。另外，即使在系统启动时对齐了这些光源输出的光脉冲的延时位置，随着周围环境因素（诸如，振动等）的变化，这些光源输出的光脉冲的延时位置也会发生变化。这意味着，需要定期地对这些光源输出的光脉冲的延时位置进行对齐才能确保量子密钥产生的安全性，很显然，这种对齐方式给系统的维护带来极大的不便。
技术实现要素：
4.本实用新型的目的在于提供用于量子通信系统的光源对齐装置和量子通信设备。
5.根据本实用新型的一方面，提供一种用于量子通信系统的光源对齐装置，所述装置包括：光电转换器，光连接至所述量子通信系统的发射端中的光源的输出端；fpga处理器，包括延时模块和d触发器采样模块，其中，所述延时模块电连接至所述光源，所述d触发器采样模块电连接至所述光电转换器的输出端，所述fpga处理器按照预定步长驱动所述延时模块改变所述光源输出的光脉冲的延时位置，以从所述d触发器采样模块获取计数随所述光脉冲的延时位置的采样分布，并根据所述采样分布将所述光脉冲的延时位置锁定在所述光脉冲与时钟对齐的延时位置，其中，所述d触发器采样模块包括d触发器组和计数器，所述d触发器组包括d输入端、clk输入端和q输出端，其中，所述d输入端接入所述光电转换器的输出端，所述clk输入端接入时钟，所述q输出端接入所述计数器的输入端。
6.优选地，所述装置还包括：分束器，设置在所述光源与所述光电转换器之间，用于从所述光脉冲中分束出一束光传送至所述光电转换器，并且从所述光脉冲中分束出另一束光以继续传送至所述量子通信系统的接收端。
7.优选地，所述时钟为所述量子通信系统的编码时钟。
8.优选地，所述d触发器组包括两个串联连接的上升沿d触发器或者两个串联连接的下降沿d触发器。
9.优选地，所述光电转换器为pin光电二极管。
10.优选地，所述延时模块为所述fpga处理器中的高速串行收发器中的相位内插器或者所述fpga处理器中的输出延时资源。
11.根据本实用新型的另一方面，提供一种量子通信设备，所述量子通信设备包括如前所述的用于量子通信系统的光源对齐装置。
12.本实用新型所提供的用于量子通信系统的光源对齐装置和量子通信设备不仅能够进一步提升量子通信系统的合束精度，确保量子密钥产生的安全性，而且还能够在不中断量子通信系统编解码的情况下实时地调整和对齐由不同光源制备的光脉冲的延时位置，此外，还在一定程度上降低了设备中硬件组成的复杂度，进而提升了量子通信设备的整体集成度。
附图说明
13.通过下面结合附图进行的描述，本实用新型的上述目的和特点将会变得更加清楚。
14.图1示出了包括本实用新型的用于量子通信系统的光源对齐装置的量子通信系统的发射端的示意图。
15.图2示出了本实用新型的用于量子通信系统的光源对齐装置中的d触发器采样模块的示意图。
16.图3示出了本实用新型的用于量子通信系统的光源对齐装置中的d触发器采样模块的另一示意图。
17.图4示出了使用图2所示的d触发器采样模块进行采样而获取到的计数随光脉冲的延时位置的采样分布的示意图。
18.图5示出了使用图2所示的d触发器采样模块进行采样而获取到的计数随光脉冲的延时位置的采样分布的另一示意图。
19.图6示出了使用图3所示的d触发器采样模块进行采样而获取到的计数随光脉冲的延时位置的采样分布的示意图。
20.图7示出了使用图3所示的d触发器采样模块进行采样而获取到的计数随光脉冲的延时位置的采样分布的另一示意图。
21.图8示出了使用本实用新型对齐图1所示的各路光源发出的编码光的示意图。
具体实施方式
22.下面，将参照附图来详细说明本实用新型的实施例。
23.参照图1，本实用新型的用于量子通信系统的光源对齐装置至少可包括图1所示的光电转换器（诸如，但不限于，pin光电二极管）和fpga处理器。
24.在图1示出的光源对齐装置中，光电转换器可光连接至量子通信系统的发射端中的光源ld1、ld2、ld3和ld4的输出端；fpga处理器可包括延时模块和d触发器采样模块，其中，延时模块可电连接至光源ld1、ld2、ld3和ld4，d触发器采样模块可电连接至光电转换器的输出端，fpga处理器可按照预定步长驱动延时模块改变光源ld1、ld2、ld3和ld4输出的光脉冲x0、x1、z0和z1的延时位置，以从d触发器采样模块获取计数随光脉冲x0、x1、z0和z1的延时位置的采样分布，并根据采样分布将光脉冲x0、x1、z0和z1的延时位置锁定在光脉冲x0、x1、z0和z1与时钟clock对齐的延时位置，其中，d触发器采样模块包括d触发器组和计数器counter（如图2和3所示），d触发器组包括d输入端、clk输入端和q输出端，其中，d输入端
接入光电转换器的输出端，clk输入端接入时钟clock，q输出端接入计数器counter的输入端en。作为示例而非限制，延时模块可以是fpga处理器中的高速串行收发器（例如，fpga可编程逻辑器件芯片中的gtx/gth收发器）中的相位内插器，也可以是fpga处理器中的输出延时资源（例如，fpga可编程逻辑器件芯片中的odelay延时资源）。然而，本实用新型并不限于此，根据需要，也可使用fpga处理器中的其他资源来进行延时。
25.在图1示出的光源对齐装置中，还可包括分束器bs，分束器bs可设置在光源ld1、ld2、ld3和ld4与光电转换器之间，用于从光脉冲x0、x1、z0和z1中分束出一束光传送至光电转换器，并且从光脉冲x0、x1、z0和z1中分束出另一束光以继续传送至量子通信系统的接收端（未示出）。
26.参照图2，在图2示出的d触发器采样模块中，d触发器组可包括两个串联连接的上升沿d触发器ff1和ff2。这种两级结构可有效地解决信号的亚稳态问题，避免信号发生振荡。
27.在图2示出的d触发器采样模块中，可使用时钟clock的上升沿对由光脉冲x0、x1、z0和z1转换的电脉冲signal的下降沿进行采样，然后经由计数器counter统计光脉冲在各个延时位置处的预定持续时间段内通过采样输出的计数count，以获取计数count随光脉冲的延时位置的采样分布（如图4所示）。
28.在图2示出的d触发器采样模块中，还可使用时钟clock的上升沿对由光脉冲x0、x1、z0和z1转换的电脉冲signal的上升沿进行采样，然后经由计数器counter统计光脉冲在各个延时位置处的预定持续时间段内通过采样输出的计数count，以获取计数count随光脉冲的延时位置的采样分布（如图5所示）。
29.在图2示出的d触发器采样模块中，可通过向计数器counter的sclr端输入清零信号sclr来结束针对光脉冲在上一个延时位置处的预定持续时间段内通过采样输出的计数count的统计，以开启针对光脉冲在下一个延时位置处的预定持续时间段内通过采样输出的计数count的统计。
30.参照图3，在图3示出d触发器采样模块中，d触发器组可包括两个串联连接的下降沿d触发器ff3和ff4。这种两级结构可有效地解决信号的亚稳态问题，避免计数信号发生振荡。
31.在图3示出的d触发器采样模块中，可使用时钟clock的下降沿对由光脉冲x0、x1、z0和z1转换的电脉冲signal的下降沿进行采样，然后经由计数器counter统计光脉冲在各个延时位置处的预定持续时间段内通过采样输出的计数count，以获取计数count随光脉冲的延时位置的采样分布（如图6所示）。
32.在图3示出的d触发器采样模块中，还可使用时钟clock的下降沿对由光脉冲x0、x1、z0和z1转换的电脉冲signal的上升沿进行采样，然后经由计数器counter统计光脉冲在各个延时位置处的预定持续时间段内通过采样输出的计数count，以获取计数count随光脉冲的延时位置的采样分布（如图7所示）。
33.类似地，在图3示出的d触发器采样模块中，可通过向计数器counter的sclr端输入清零信号sclr来结束针对光脉冲在上一个延时位置处的预定持续时间段内通过采样输出的计数count的统计，以开启针对光脉冲在下一个延时位置处的预定持续时间段内通过采样输出的计数count的统计。
34.参照图4，在使用时钟clock的上升沿对电脉冲signal的下降沿进行采样而得到的采样分布中，介于0.2n与0.8n之间的计数点可被拟合成一条斜率相对陡峭的直线段l1，在该直线段l1所在的延时区段内，由于电脉冲signal的下降沿与时钟clock的上升沿接近，因此介于100ps到150ps之间的延时区段的中间值可被锁定为光脉冲与时钟clock对齐的延时位置。
35.参照图5，在使用时钟clock的上升沿对电脉冲signal的上升沿进行采样而得到的采样分布中，介于0.8n与0.2n之间的计数点可被拟合成一条斜率相对陡峭的直线段l2，在该直线段l2所在的延时区段内，由于电脉冲signal的上升沿与时钟clock的上升沿接近，因此介于225ps到275ps之间的延时区段的中间值也可被锁定为光脉冲与时钟clock对齐的延时位置。
36.参照图6，在使用时钟clock的下降沿对电脉冲signal的下降沿进行采样而得到的采样分布中，介于0.2n与0.8n之间的计数点可被拟合成一条斜率相对陡峭的直线段l3，在该直线段l3所在的延时区段内，由于电脉冲signal的下降沿与时钟clock的下降沿接近，因此介于100ps到150ps之间的延时区段的中间值可被锁定为光脉冲与时钟clock对齐的延时位置。
37.参照图7，在使用时钟clock的下降沿对电脉冲signal的上升沿进行采样而得到的采样分布中，介于0.8n与0.2n之间的计数点可被拟合成一条斜率相对陡峭的直线段l4，在该直线段l4所在的延时区段内，由于电脉冲signal的上升沿与时钟clock的下降沿接近，因此介于225ps到275ps之间的延时区段的中间值也可被锁定为光脉冲与时钟clock对齐的延时位置。
38.使用本实用新型的用于量子通信系统的光源对齐装置，可使得光脉冲与时钟clock对齐，进而使得各路光源输出的光脉冲x0、x1、z0和z1对齐（如图8所示）。这样可进一步提升量子通信系统的合束精度，确保量子密钥产生的安全性。另外，使用本实用新型的用于量子通信系统的光源对齐装置，即使由于周围环境发生变化（诸如，振动等）而导致光源输出的光脉冲的延时位置发生变化，也能够在不中断量子通信系统编解码的情况下实时地对各路光源输出的光脉冲的延时位置进行调整和对齐。
39.应当理解，尽管图1示出的量子通信系统的发射端是基于时间相位编码的量子通信系统的发射端，但是本实用新型并不限于此，根据需要，本实用新型的用于量子通信系统的光源对齐装置同样可应用于其他类型（例如，基于偏振编码）的量子通信系统中实时地对各路光源输出的光脉冲的延时位置进行调整和对齐，以确保量子密钥产生的安全性，此外，本实用新型的用于量子通信系统的光源对齐装置还在一定程度上降低了设备中硬件组成的复杂度，进而提升了量子通信设备的整体集成度。
40.另外，尽管已参照优选实施例表示和描述了本技术，但本领域技术人员应该理解，在不脱离由权利要求限定的本技术的精神和范围的情况下，可以对这些实施例进行各种修改和变换。
技术特征：
1.一种用于量子通信系统的光源对齐装置，其特征在于，包括：光电转换器，光连接至所述量子通信系统的发射端中的光源的输出端；fpga处理器，包括延时模块和d触发器采样模块，其中，所述延时模块电连接至所述光源，所述d触发器采样模块电连接至所述光电转换器的输出端，所述fpga处理器按照预定步长驱动所述延时模块改变所述光源输出的光脉冲的延时位置，以从所述d触发器采样模块获取计数随所述光脉冲的延时位置的采样分布，并根据所述采样分布将所述光脉冲的延时位置锁定在所述光脉冲与时钟对齐的延时位置，其中，所述d触发器采样模块包括d触发器组和计数器，所述d触发器组包括d输入端、clk输入端和q输出端，其中，所述d输入端接入所述光电转换器的输出端，所述clk输入端接入时钟，所述q输出端接入所述计数器的输入端。2.根据权利要求1所述的光源对齐装置，其特征在于，还包括：分束器，设置在所述光源与所述光电转换器之间，用于从所述光脉冲中分束出一束光传送至所述光电转换器，并且从所述光脉冲中分束出另一束光以继续传送至所述量子通信系统的接收端。3.根据权利要求1所述的光源对齐装置，其特征在于，所述时钟为所述量子通信系统的编码时钟。4.根据权利要求1所述的光源对齐装置，其特征在于，所述d触发器组包括两个串联连接的上升沿d触发器或者两个串联连接的下降沿d触发器。5.根据权利要求1所述的光源对齐装置，其特征在于，所述光电转换器为pin光电二极管。6.根据权利要求1所述的光源对齐装置，其特征在于，所述延时模块为所述fpga处理器中的高速串行收发器中的相位内插器或者所述fpga处理器中的输出延时资源。7.一种量子通信设备，其特征在于，包括：权利要求1至6中的任意一项所述的用于量子通信系统的光源对齐装置。
技术总结
本实用新型提供用于量子通信系统的光源对齐装置和量子通信设备，其中，所述装置包括：光电转换器，光连接至量子通信系统的发射端中的光源的输出端；FPGA处理器，包括延时模块和D触发器采样模块，其中，延时模块电连接至光源，D触发器采样模块电连接至光电转换器的输出端，FPGA处理器按照预定步长驱动延时模块改变光源输出的光脉冲的延时位置，以从D触发器采样模块获取计数随光脉冲的延时位置的采样分布，并根据采样分布将光脉冲的延时位置锁定在光脉冲与时钟对齐的延时位置。本实用新型不仅能够进一步提升量子通信系统的合束精度，确保量子密钥产生的安全性，而且还能够进一步提高量子通信设备的集成度。量子通信设备的集成度。量子通信设备的集成度。
