多比特幅值和相位可调的调制电流产生电路和集成电路
1.本发明涉及集成电路领域，尤其涉及一种多比特幅值和相位可调的调制电流产生电路和集成电路。
背景技术：
2.目前的交流调制电流产生电路，为了产生可调制的正弦交流电流，其正弦波信号产生逻辑电路一般采用坐标旋转数字计算法(cordic)或者查表法(dds)直接产生，这样方式会消耗大量计算资源并且增加延时。同时该中方式还需要增加乘法器来进行调制所需要的乘法运算，再结合高精度的dac和电压转电流模块。因此采用坐标旋转数字计算法或查表法产生正弦波结合乘法器的电路结构，其构成复杂，元件较多且整个电路功耗较高。
技术实现要素：
3.鉴于上述问题，提出了本发明以提供解决上述问题或者部分地解决上述问题的一种多比特幅值和相位可调的调制电流产生电路和集成电路。
4.本发明实施例第一方面提供一种多比特幅值和相位可调的调制电流产生电路，所述调制电流产生电路包括：幅值调整模块、电流模块、相位调整模块以及正弦波信号时序产生模块；
5.所述幅值调整模块将电压差值分为2n个档位可调，并将该可调的电压转换为待处理电流传输至所述电流模块，所述电压差值为参考电压最高值和参考电压最低值两者之间的差值，所述2n个档位可调对应n-bit的幅值可调；
6.所述电流模块对所述待处理电流进行复制，产生上流入电流和下流出电流，并对所述上流入电流和所述下流出电流进行钳制，被钳制的上流入电流和下流出电流流经所述正弦波信号时序产生模块；
7.所述正弦波信号时序产生模块受控于所述相位调整模块产生的调相信号，对所述被钳制的上流入电流和下流出电流进行正弦波相位调整，得到幅值和相位可调的正弦波电流并输出。
8.可选地，所述幅值调整模块包括：运放和电流镜；
[0009]2n
个档位可调的电压通过所述运算放大器和所述电流镜进行负反馈及复制后，转换为所述待处理电流。
[0010]
可选地，所述相位调整模块产生的调相信号为m-bit调相信号，所述m-bit调相信号表征2m个相位可调，以m＝4为例：4-bit调相信号表征16个相位可调，每个相位为22.5
°
，则16个相位对应360
°
。
[0011]
可选地，所述幅值调整模块还包括：2n个分压电阻、2n个选通开关；
[0012]
所述2n个分压电阻串联连接后，一端接收所述参考电压最高值，另一端接收所述参考电压最低值，所述2n个分压电阻串联连接将所述电压差值分为2n个档位可调；
[0013]
所述2n个分压电阻与所述2n个选通开关一一对应，串联连接后的2n个分压电阻中
每个分压电阻的两端均与一个选通开关连接，在任一时刻，所述2n个选通开关选择一路可调的电压传输至所述运放的反相端；
[0014]
所述运放的同相端与所述电流镜电路中第一pmos管的漏极、所述电流镜电路中第三电阻的第一端分别连接；
[0015]
所述运放的输出端与所述第一pmos管的栅极、所述电流镜电路中第二pmos管的栅极、所述电流模块中的第三pmos管的栅极分别连接；
[0016]
所述第一pmos管的源极与所述电流镜电路中第一电阻的第二端连接，所述第一电阻的第一端与电流源连接；
[0017]
所述第二pmos管的源极与所述电流镜电路中第二电阻的第二端连接，所述第二电阻的第一端与所述电流源连接；
[0018]
所述第二pmos管的漏极与所述电流镜电路中第一nmos管的漏极、栅极以及所述电流模块中的第二nmos管的栅极分别连接，所述第一nmos管的源极与所述电流镜电路中第四电阻的第一端连接；
[0019]
所述第二nmso管的源极与所述电流模块中的第六电阻的第一端连接；
[0020]
所述第四电阻的第二端接地，所述第三电阻的第二端接地。
[0021]
可选地，所述电流模块包括：所述第三pmos管、所述第二nmos管、第五电阻、所述第六电阻；
[0022]
所述第三pmos管的源极与所述第五电阻的第二端连接，所述第五电阻的第一端与所述电流源连接；
[0023]
所述第三pmos管的漏极与所述正弦波信号时序产生模块连接；
[0024]
所述第二nmos管的漏极与所述正弦波信号时序产生模块连接；
[0025]
所述第二nmos管的源极与所述第六电阻的第一端连接，所述第六电阻的第二端接地。
[0026]
可选地，所述第一电阻的阻值与所述第二电阻的阻值相同；
[0027]
所述第三电阻的阻值与所述第四电阻的阻值相同，所述第三电阻的阻值与所述第一电阻的阻值不同；
[0028]
所述第五电阻的阻值为：r
1z
/n，其中r
1z
表示所述第一电阻的阻值；
[0029]
所述第六电阻的阻值为：r
3z
/n；其中r
3z
表示所述第三电阻的阻值。
[0030]
可选地，所述正弦波信号时序产生模块以m＝4为例，其包括：四个pmos管、四个nmos管、四组开关组；
[0031]
四个所述pmos管的源极均与所述第三pmos管的漏极连接；
[0032]
四个所述pmos管的栅极均接收第一偏置电压；
[0033]
四个所述nmos管的源极均与所述第二nmos管的漏极连接；
[0034]
四个所述nmos管的栅极均接收第二偏置电压；
[0035]
四个所述pmos管中每个pmos管与四个所述nmos管中每个nmos管一一对应，任一个pmos管的漏极通过四个所述开关组中的一个开关组与四个所述nmos管中对应的nmos管的漏极连接；
[0036]
四个所述开个组中任一开关组均包括：两对开关，每一对开关均由串联的两个开关构成，每一对开关的一端与pmos管的漏极连接，另一端与对应该pmos管的nmos管的漏极
连接；
[0037]
对于所述两对开关中的第一对开关有：
[0038]
串联的两个开关中的第一开关与第二开关的连接处输出直流电流分量；
[0039]
对于所述两对开关中的第二对开关有：
[0040]
串联的两个开关中的第三开关与第四开关的连接处输出调制电流分量；
[0041]
所述第一对开关和所述第二对开关均受控于所述调相信号，且控制两对开关的调相信号互为非信号。
[0042]
可选地，开关组的组数由相位的数量决定，若相位的数量为16个相位，其对应4-bit调相信号，则所述开关组的组数有四组，若相位的数量为8个相位，其对应3-bit调相信号，则所述开关组的组数有三组，若相位的数量为256个相位，其对应8-bit调相信号，则所述开关组的组数有八组；
[0043]
所述开关组的组数与所述正弦波信号时序产生模块中pmos管、nmos管各自的数量相同，若所述开关组的组数有四组，则所述正弦波信号时序产生模块中pmos管、nmos管各自的数量为四个，若所述开关组的组数有八组，则所述正弦波信号时序产生模块中pmos管、nmos管各自的数量为八个。
[0044]
可选地，所述第一pmos管的宽长比与所述第二pmos管的宽长比、所述第一nmos管的宽长比相同，所述第三pmos管的宽长比为：n*w/l，其中w/l为所述第一pmos管的宽长比；
[0045]
所述第二nmos管的宽长比为：n*w/l；
[0046]
四个所述pmos管中每个pmos管与四个所述nmos管中每个nmos管各自的宽长比w/l需进行匹配设计，以δ为标准，得到各个mos管的尺寸比例的表达式如下：
[0047]
δ＝sin22.5
°‑
sin0
°
＝0.38268(1)
[0048]
δ1＝sin45
°‑
sin22.5
°
＝0.32442(2)
[0049]
δ2＝sin67.5
°‑
sin45
°
＝0.21677(3)
[0050]
δ3＝sin90
°‑
sin67.5
°
＝0.07612(4)
[0051][0052][0053][0054][0055]
其中，式(5)表示四个所述nmos管中第一个nmos管nm3与其对应的四个所述pmos管中第一个pmos管pm3之间的宽长比为0.85；
[0056]
式(6)表示四个所述nmos管中第二个nmos管nm4与其对应的四个所述pmos管中第二个pmos管pm4之间的宽长比为0.57；
[0057]
式(7)表示四个所述nmos管中第三个nmos管nm5与其对应的四个所述pmos管中第三个pmos管pm5之间的宽长比为0.20；
[0058]
式(8)表示四个所述nmos管中第四个nmos管nm6与其对应的四个所述pmos管中第四个pmos管pm6之间的宽长比为1，即相同。
[0059]
本发明实施例第二方面提供一种集成电路，所述集成电路包括如上述第一方面任
一所述的调制电流产生电路。
[0060]
本发明提供的多比特幅值和相位可调的调制电流产生电路，幅值调整模块将电压差值分为2n个档位可调，并将该可调的电压转换为待处理电流传输至电流模块，电流模块对待处理电流进行复制，产生上流入电流和下流出电流，并对上流入电流和下流出电流进行钳制，被钳制的上流入电流和下流出电流流经正弦波信号时序产生模块；正弦波信号时序产生模块受控于相位调整模块产生的调相信号，对被钳制的上流入电流和下流出电流进行正弦波相位调整，得到幅值和相位可调的正弦波电流并输出。
[0061]
由于不再采用坐标旋转数字计算法或查表法产生正弦波结合乘法器的电路结构，并且控制电路结构简单，控制逻辑简便，元件较少，因此能够实现幅值调整和相位调整功能的电流输出且相位和幅值可配置的同时，整个电路功耗较低。
附图说明
[0062]
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0063]
图1是本发明实施例中一种优选的多比特幅值和相位可调的调制电流产生电路的结构示意图。
具体实施方式
[0064]
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0065]
本发明提出的多比特幅值和相位可调的调制电流产生电路包括：幅值调整模块、电流模块、相位调整模块以及正弦波信号时序产生模块；幅值调整模块将电压差值分为2n个档位可调，并将该可调的电压转换为待处理电流传输至电流模块，电压差值为参考电压最高值和参考电压最低值两者之间的差值，该2n个档位可调对应n-bit的幅值可调。例如：n＝7，则幅值调整模块将电压差值分为128个档位可调，该128个档位可调对应7-bit的幅值可调。
[0066]
在具体的结构上，一种较优的方式为幅值调整模块包括：运放和电流镜；2n个档位可调的电压通过运算放大器和电流镜进行负反馈及复制后，转换为待处理电流。
[0067]
电流模块对待处理电流进行复制，产生上流入电流和下流出电流，并对上流入电流和下流出电流进行钳制，被钳制的上流入电流和下流出电流流经正弦波信号时序产生模块；正弦波信号时序产生模块受控于相位调整模块产生的调相信号，对被钳制的上流入电流和下流出电流进行正弦波相位调整，从而得到幅值和相位可调的正弦波电流并输出。
[0068]
相位调整模块产生的调相信号为m-bit调相信号，该m-bit调相信号表征2m个相位可调，以m＝4为例：4-bit调相信号表征16个相位可调，每个相位为22.5
°
，则16个相位对应360
°
。若m＝3为例：3-bit调相信号表征8个相位可调，每个相位为45
°
，则8个相位对应360
°
；
bit调相信号，则开关组的组数有4组，若相位的数量为8个相位，其对应3-bit调相信号，则开关组的组数有3组，若相位的数量为256个相位，其对应8-bit调相信号，则开关组的组数有8组。以此类推，不再赘述。
[0078]
同样的，开关组的组数与正弦波信号时序产生模块中pmos管、nmos管各自的数量相同，若开关组的组数有4组，则正弦波信号时序产生模块中pmos管、nmos管各自的数量均为4个，若开关组的组数有8组，则正弦波信号时序产生模块中pmos管、nmos管各自的数量均为8个。
[0079]
以图1示图为例：四个pmos管pm3、pm4、pm5、pm6的源极均与第三pmos管m3的漏极连接；四个pmos管pm3、pm4、pm5、pm6的栅极均接收第一偏置电压v
b1
；四个nmos管nm3、nm4、nm5、nm6的源极均与第二nmos管m5的漏极连接；四个nmos管nm3、nm4、nm5、nm6的栅极均接收第二偏置电压v
b2
。
[0080]
由图1可知，四个pmos管pm3、pm4、pm5、pm6每个pmos管与四个nmos管nm3、nm4、nm5、nm6中每个nmos管一一对应，即pmos管pm3与nmos管nm3对应、pmos管pm4与nmos管nm4对应、pmos管pm5与nmos管nm5对应、pmos管pm6与nmos管nm6对应。任一个pmos管的漏极通过四个开关组中的一个开关组与四个nmos管中对应的nmos管的漏极连接。例如：pmos管pm3与nmos管nm3对应，pmos管pm3的漏极通过一个开关组bs1、bs5、s1、s5与nmos管nm3的漏极连接。
[0081]
四个开个组中任一开关组均包括：两对开关，每一对开关均由串联的两个开关构成，每一对开关的一端与pmos管的漏极连接，另一端与对应该pmos管的nmos管的漏极连接。例如第一组开关组由两对开关bs1、bs5、s1、s5构成，其中一对开关为bs1和bs5串联构成，另一对开关为s1和s5串联构成。
[0082]
对于两对开关中的第一对开关bs1和bs5有：
[0083]
串联的两个开关中的第一开关bs1与第二开关bs5的连接处输出直流电流分量i
out1
，自然可以理解的，一对开关bs2与bs6的连接处也输出直流电流分量i
out1
，一对开关bs3与bs7的连接处也输出直流电流分量i
out1
，一对开关bs4与bs8的连接处也输出直流电流分量i
out1
。
[0084]
对于两对开关中的第二对开关s1和s5有：
[0085]
串联的两个开关中的第三开关s1与第四开关s5的连接处输出调制电流分量i
out2
，自然可以理解的，一对开关s2与s6的连接处也输出调制电流分量i
out2
，一对开关s3与s7的连接处也输出调制电流分量i
out2
，一对开关s4与s8的连接处也输出调制电流分量i
out2
。
[0086]
第一对开关bs1和bs5和第二对开关s1和s5均受控于调相信号，调相信号由相位调整模块产生，以m＝4为例则相位调整模块产生的调相信号为4-bit调相信号，且控制两对开关的调相信号互为非信号。即开关s1为闭合状态时，开关bs1为断开状态，开关s1为断开状态时，开关bs1为闭合状态，开关s5为闭合状态时，开关bs5为断开状态，开关s5为断开状态时，开关bs5为闭合状态。同理，开关s2为闭合状态时，开关bs2为断开状态，开关s2为断开状态时，开关bs2为闭合状态。综合来讲，对开关s
1-s8，bs1–
bs8进行状态切换，从而实现正弦波功能，其中bsi的控制信号为si(i＝1-8)的非信号。其余开关状态以此类推，不再赘述。
[0087]
多比特幅值和相位可调的调制电流产生电路整体上的工作原理可概括为：由2n个电阻产生多路电压差值，2n个选通开关mux选择一路电压差值，对应该路电压差值的参考电流由一个运算放大器op和多个mos管构成负反馈环路，并通过电流镜进行np两路电流复制，
的调制正弦电流。以此类推，当到达状态8时，此时相位为sin90
°
，然后再进行正向递减，从状态8减到状态4，此时相位为sin180
°
；再进行负向递加，从状态4到状态0，最后再递减，从状态0到状态4，最终实现正弦波电流。一个正弦波电流完整状态描述依次为从状态4
→
状态5
→
状态6
→
状态7
→
状态8
→
状态7
→
状态6
→
状态5
→
状态4
→
状态3
→
状态2
→
状态1
→
状态0
→
状态1
→
状态2
→
状态3
→
状态4。
[0103]
基于上述多比特幅值和相位可调的调制电流产生电路，本发明实施例还提出一种集成电路，所述集成电路包括如上述任一所述的多比特幅值和相位可调的调制电流产生电路。
[0104]
通过上述示例，本发明提供的多比特幅值和相位可调的调制电流产生电路，幅值调整模块将电压差值分为n个档位可调，并将该可调的电压转换为待处理电流传输至电流模块，电流模块对待处理电流进行复制，产生上流入电流和下流出电流，并对上流入电流和下流出电流进行钳制，被钳制的上流入电流和下流出电流流经正弦波信号时序产生模块；正弦波信号时序产生模块受控于相位调整模块产生的调相信号，对被钳制的上流入电流和下流出电流进行正弦波相位调整，得到幅值和相位可调的正弦波电流并输出。
[0105]
由于不再采用坐标旋转数字计算法或查表法产生正弦波结合乘法器的电路结构，并且控制电路结构简单，控制逻辑简便，元件较少，因此能够实现幅值调整和相位调整功能的电流输出且相位和幅值可配置的同时，整个电路功耗较低。
[0106]
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
[0107]
上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本发明的保护之内。
技术特征：
1.一种多比特幅值和相位可调的调制电流产生电路，其特征在于，所述调制电流产生电路包括：幅值调整模块、电流模块、相位调整模块以及正弦波信号时序产生模块；所述幅值调整模块将电压差值分为2
n
个档位可调，并将该可调的电压转换为待处理电流传输至所述电流模块，所述电压差值为参考电压最高值和参考电压最低值两者之间的差值，所述2
n
个档位可调对应n-bit的幅值可调；所述电流模块对所述待处理电流进行复制，产生上流入电流和下流出电流，并对所述上流入电流和所述下流出电流进行钳制，被钳制的上流入电流和下流出电流流经所述正弦波信号时序产生模块；所述正弦波信号时序产生模块受控于所述相位调整模块产生的调相信号，对所述被钳制的上流入电流和下流出电流进行正弦波相位调整，得到幅值和相位可调的正弦波电流并输出。2.根据权利要求1所述的调制电流产生电路，其特征在于，所述幅值调整模块包括：运放和电流镜；2
n
个档位可调的电压通过所述运算放大器和所述电流镜进行负反馈及复制后，转换为所述待处理电流。3.根据权利要求2所述的调制电流产生电路，其特征在于，所述相位调整模块产生的调相信号为m-bit调相信号，所述m-bit调相信号表征2
m
个相位可调，以m＝4为例：4-bit调相信号表征16个相位可调，每个相位为22.5
°
，则16个相位对应360
°
。4.根据权利要求2所述的调制电流产生电路，其特征在于，所述幅值调整模块还包括：2
n
个分压电阻、2
n
个选通开关；所述2
n
个分压电阻串联连接后，一端接收所述参考电压最高值，另一端接收所述参考电压最低值，所述2
n
个分压电阻串联连接将所述电压差值分为2
n
个档位可调；所述2
n
个分压电阻与所述2
n
个选通开关一一对应，串联连接后的2
n
个分压电阻中每个分压电阻的两端均与一个选通开关连接，在任一时刻，所述2
n
个选通开关选择一路可调的电压传输至所述运放的反相端；所述运放的同相端与所述电流镜电路中第一pmos管的漏极、所述电流镜电路中第三电阻的第一端分别连接；所述运放的输出端与所述第一pmos管的栅极、所述电流镜电路中第二pmos管的栅极、所述电流模块中的第三pmos管的栅极分别连接；所述第一pmos管的源极与所述电流镜电路中第一电阻的第二端连接，所述第一电阻的第一端与电流源连接；所述第二pmos管的源极与所述电流镜电路中第二电阻的第二端连接，所述第二电阻的第一端与所述电流源连接；所述第二pmos管的漏极与所述电流镜电路中第一nmos管的漏极、栅极以及所述电流模块中的第二nmos管的栅极分别连接，所述第一nmos管的源极与所述电流镜电路中第四电阻的第一端连接；所述第二nmso管的源极与所述电流模块中的第六电阻的第一端连接；所述第四电阻的第二端接地，所述第三电阻的第二端接地。5.根据权利要求4所述的调制电流产生电路，其特征在于，所述电流模块包括：所述第
三pmos管、所述第二nmos管、第五电阻、所述第六电阻；所述第三pmos管的源极与所述第五电阻的第二端连接，所述第五电阻的第一端与所述电流源连接；所述第三pmos管的漏极与所述正弦波信号时序产生模块连接；所述第二nmos管的漏极与所述正弦波信号时序产生模块连接；所述第二nmos管的源极与所述第六电阻的第一端连接，所述第六电阻的第二端接地。6.根据权利要求5所述的调制电流产生电路，其特征在于，所述第一电阻的阻值与所述第二电阻的阻值相同；所述第三电阻的阻值与所述第四电阻的阻值相同，所述第三电阻的阻值与所述第一电阻的阻值不同；所述第五电阻的阻值为：r
1z
/n，其中r
1z
表示所述第一电阻的阻值；所述第六电阻的阻值为：r
3z
/n；其中r
3z
表示所述第三电阻的阻值。7.根据权利要求5所述的调制电流产生电路，其特征在于，所述正弦波信号时序产生模块以m＝4为例，其包括：四个pmos管、四个nmos管、四组开关组；四个所述pmos管的源极均与所述第三pmos管的漏极连接；四个所述pmos管的栅极均接收第一偏置电压；四个所述nmos管的源极均与所述第二nmos管的漏极连接；四个所述nmos管的栅极均接收第二偏置电压；四个所述pmos管中每个pmos管与四个所述nmos管中每个nmos管一一对应，任一个pmos管的漏极通过四个所述开关组中的一个开关组与四个所述nmos管中对应的nmos管的漏极连接；四个所述开个组中任一开关组均包括：两对开关，每一对开关均由串联的两个开关构成，每一对开关的一端与pmos管的漏极连接，另一端与对应该pmos管的nmos管的漏极连接；对于所述两对开关中的第一对开关有：串联的两个开关中的第一开关与第二开关的连接处输出直流电流分量；对于所述两对开关中的第二对开关有：串联的两个开关中的第三开关与第四开关的连接处输出调制电流分量；所述第一对开关和所述第二对开关均受控于所述调相信号，且控制两对开关的调相信号互为非信号。8.根据权利要求7所述的调制电流产生电路，其特征在于，开关组的组数由相位的数量决定，若相位的数量为16个相位，其对应4-bit调相信号，则所述开关组的组数有四组，若相位的数量为8个相位，其对应3-bit调相信号，则所述开关组的组数有三组，若相位的数量为256个相位，其对应8-bit调相信号，则所述开关组的组数有八组；所述开关组的组数与所述正弦波信号时序产生模块中pmos管、nmos管各自的数量相同，若所述开关组的组数有四组，则所述正弦波信号时序产生模块中pmos管、nmos管各自的数量为四个，若所述开关组的组数有八组，则所述正弦波信号时序产生模块中pmos管、nmos管各自的数量为八个。9.根据权利要求7所述的调制电流产生电路，其特征在于，所述第一pmos管的宽长比与所述第二pmos管的宽长比、所述第一nmos管的宽长比相同，所述第三pmos管的宽长比为：n*
w/l，其中w/l为所述第一pmos管的宽长比；所述第二nmos管的宽长比为：n*w/l；四个所述pmos管中每个pmos管与四个所述nmos管中每个nmos管各自的宽长比w/l需进行匹配设计，以δ为标准，得到各个mos管的尺寸比例的表达式如下：δ＝sin22.5
°‑
sin0
°
＝0.38268(1)δ1＝sin45
°‑
sin22.5
°
＝0.32442(2)δ2＝sin67.5
°‑
sin45
°
＝0.21677(3)δ3＝sin90
°‑
sin67.5
°
＝0.07612(4)nm3＝pm3：nm4＝pm4：nm5＝pm5：nm6＝pm6：其中，式(5)表示四个所述nmos管中第一个nmos管nm3与其对应的四个所述pmos管中第一个pmos管pm3之间的宽长比为0.85；式(6)表示四个所述nmos管中第二个nmos管nm4与其对应的四个所述pmos管中第二个pmos管pm4之间的宽长比为0.57；式(7)表示四个所述nmos管中第三个nmos管nm5与其对应的四个所述pmos管中第三个pmos管pm5之间的宽长比为0.20；式(8)表示四个所述nmos管中第四个nmos管nm6与其对应的四个所述pmos管中第四个pmos管pm6之间的宽长比为1，即相同。10.一种集成电路，其特征在于，所述集成电路包括如权利要求1-9任一所述的调制电流产生电路。
技术总结
本发明提供了一种多比特幅值和相位可调的调制电流产生电路和集成电路，涉及集成电路领域。幅值调整模块将电压差值分为2
