一种移位寄存器、显示面板及显示装置的制作方法
1.本发明涉及显示技术领域，尤其涉及一种移位寄存器、显示面板及显示装置。
背景技术：
2.目前，随着显示技术的发展，显示面板已经渗透到了人们日常生活的各个方面。显示面板可以在不同的应用场景中采用不同的图像刷新率进行显示，例如采用图像刷新率较高的驱动(也称为高频驱动)方式来驱动显示动态画面，以保证画面的流畅性；而采用图像刷新率较低的驱动(也称为低频驱动)方式来驱动静态画面，以降低功耗。
3.为了实现图像的刷新功能，通常会以与图像刷新频率匹配的扫描周期扫描显示面板各像素电路，此时，显示面板中通常会设置有移位寄存电路，通过移位寄存电路依次为各行像素电路提供扫描信号的使能电平，以使得各行像素电路驱动的显示单元能够进行显示。然而，现有的移位寄存电路架构使得的其输出的扫描信号会产生毛刺，例如在输出扫描信号的使能电平的期间会出现瞬时的非使能电平的输出，使得显示画面出现显示横纹，从而影响显示效果。
技术实现要素：
4.本发明提供了一种移位寄存器、显示面板及显示装置，以提高移位寄存器输出的扫描信号的稳定性，提高显示效果。
5.根据本发明的一方面，提供了一种移位寄存器，包括：级联设置的多个移位寄存单元；
6.所述移位寄存单元包括信号输入端、第一时钟端、第二时钟端和信号输出端；所述第一时钟端用于接收第一时钟信号，所述第二时钟端用于接收第二时钟信号；
7.第一级所述移位寄存单元的信号输入端接收启动信号；相邻两级所述移位寄存单元中，后一级所述移位寄存单元的信号输入端与前一级所述移位寄存单元的信号输出端电连接；各级所述移位寄存单元用于根据所述第一时钟信号、所述第二时钟信号和所述信号输入端的输入信号，控制所述信号输出端输出的扫描信号；
8.其中，各级所述移位寄存单元输出扫描信号的有效电平依次移位，且各级所述移位寄存单元输出的扫描信号的有效电平的移位量小于所述有效电平的宽度；
9.同一所述移位寄存单元中，所述第一时钟信号的有效脉冲与所述第二时钟信号的有效脉冲互不交叠；所述信号输入端接收的输入信号的有效电平的时间与所述第一时钟信号的至少一个有效脉冲的时间交叠，以及与所述第二时钟信号的一个有效脉冲的时间交叠。
10.根据本发明的另一方面，提供了一种显示面板，包括：上述的移位寄存器
11.根据本发明的另一方面，提供了一种显示装置，包括：上述的显示面板。
12.本发明提供的移位寄存器，通过设置级联的多个移位寄存单元，且各移位寄存单元分别接收第一时钟信号、第二时钟信号、及其各自的信号输入端输入的信号，能够使得各
级移位寄存单元输出扫描信号的有效电平依次移位，且各级移位寄存单元输出的扫描信号的有效电平的移位量小于有效电平的宽度，使得在驱动显示面板中的像素电路时，能够实现对显示面板的逐行扫描，从而能够实现一帧画面的完整显示；另外，通过设置移位寄存单元中信号输入端接收的输入信号的有效电平的时间与第一时钟信号的至少一个有效脉冲的时间交叠，以及与第二时钟信号的一个有效脉冲的时间交叠，从而能够避免移位寄存单元输出的扫描信号的为有效脉冲的期间，因第二时钟信号发生跳变，使得该扫描信号的有效脉冲无法持续保持为有效电平，而出现瞬时的无效电平，即扫描信号的有效脉冲出现毛刺，本发明实施例通过在信号输入端接收的输入信号为有效电平的期间，仅控制第二时钟信号包括一个有效脉冲，在能够确保移位寄存单元准确输出扫描信号的前提下，能够使移位寄存单元稳定地输出扫描信号的有效脉冲，如此，在采用该扫描信号驱动显示面板中的像素电路时，能够使得显示面板准确且稳定的显示相应画面，进而能够有效提高显示效果。
13.应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
14.为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
15.图1是现有技术中的一种移位寄存器的驱动时序图；
16.图2是本发明实施例提供的一种移位寄存器的结构示意图；
17.图3是本发明实施例提供的一种移位寄存器的驱动时序图；
18.图4是本发明实施例提供的一种移位寄存单元的结构示意图；
19.图5是本发明实施例提供的另一种移位寄存单元的结构示意图；
20.图6是本发明实施例提供的又一种移位寄存单元的结构示意图；
21.图7是本发明实施例提供的又一种移位寄存单元的结构示意图；
22.图8是本发明实施例提供的另一种移位寄存器的驱动时序图；
23.图9是本发明实施例提供的另一种移位寄存器的结构示意图；
24.图10是本发明实施例提供的又一种移位寄存器的结构示意图；
25.图11是本发明实施例提供的又一种移位寄存器的结构示意图；
26.图12是本发明实施例提供的一种显示装置的结构示意图。
具体实施方式
27.为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
28.需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第
二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
29.图1是现有技术中的一种移位寄存器的驱动时序图，如图1所示，第一时钟信号ck
′
和第二时钟信号xck
′
，第一时钟信号ck
′
和第二时钟信号xck
′
为使能电平互不交叠的脉冲信号，在t1
′
时刻，输入信号stv
′
跳变为有效电平(例如高电平)，第一时钟信号ck
′
跳变为有效电平(例如低电平)，第二时钟信号xck
′
为无效电平(例如高电平)，移位寄存器输出的扫描信号sn
′
不变，保持为第一电平信号(低电平信号)；在t2
′
时刻，第一时钟信号ck
′
为无效电平，第二时钟信号xck
′
跳变为有效电平，移位寄存器输出的扫描信号sn
′
跳变为第二电平信号(高电平信号)；在t3
′
时刻，第二时钟信号xck
′
跳变为无效电平时，移位寄存器输出的扫描信号sn
′
依旧保持为第二电平信号；在t4
′
时刻，第二时钟信号xck
′
再次跳变为有效电平，即在扫描信号sn
′
为有效电平的期间，第二时钟信号xck
′
在t4
′
时刻第二次跳变为有效电平，此时移位寄存器输出的扫描信号sn
′
向第一电平信号变化，并在瞬时的变化后快速恢复至第二电平信号，使得扫描信号sn
′
出现瞬时的无效电平，即扫描信号sn
′
的有效脉冲出现毛刺，如虚线框a
′
所示出的部分。从而在采用该扫描信号sn
′
驱动显示面板中显示区的像素电路时，会使得像素电路的发光不稳定，严重的会出现显示横纹，影响显示效果。
30.基于上述技术问题，本发明实施例提供了一种移位寄存器，包括：级联设置的多个移位寄存单元；移位寄存单元包括信号输入端、第一时钟端、第二时钟端和信号输出端；第一时钟端用于接收第一时钟信号，第二时钟端用于接收第二时钟信号；第一级移位寄存单元的信号输入端接收启动信号；相邻两级移位寄存单元中，后一级移位寄存单元的信号输入端与前一级移位寄存单元的信号输出端电连接；各级移位寄存单元用于根据第一时钟信号、第二时钟信号和信号输入端的输入信号，控制信号输出端输出的扫描信号；其中，各级移位寄存单元输出扫描信号的有效电平依次移位，且各级移位寄存单元输出的扫描信号的有效电平的移位量小于有效电平的宽度；同一移位寄存单元中，第一时钟信号的有效脉冲与第二时钟信号的有效脉冲互不交叠；信号输入端接收的输入信号的有效电平的时间与第一时钟信号的至少一个有效脉冲的时间交叠，以及与第二时钟信号的一个有效脉冲的时间交叠。
31.采用上述技术方案，通过设置级联的多个移位寄存单元，且各移位寄存单元分别接收第一时钟信号、第二时钟信号、及其各自的信号输入端输入的信号，能够使得各级移位寄存单元输出扫描信号的有效电平依次移位，且各级移位寄存单元输出的扫描信号的有效电平的移位量小于有效电平的宽度，使得在驱动显示面板中的像素电路时，能够实现对显示面板的逐行扫描，从而能够实现一帧画面的完整显示；另外，通过设置移位寄存单元中信号输入端接收的输入信号的有效电平的时间与第一时钟信号的至少一个有效脉冲的时间交叠，以及与第二时钟信号的一个有效脉冲的时间交叠，从而能够避免移位寄存单元输出的扫描信号的为有效脉冲的期间，因第二时钟信号发生跳变，使得该扫描信号的有效脉冲无法持续保持为有效电平，而出现瞬时的无效电平，即扫描信号的有效脉冲出现毛刺，本发
明实施例通过在信号输入端接收的输入信号为有效电平的期间，仅控制第二时钟信号包括一个有效脉冲，在能够确保移位寄存单元准确输出扫描信号的前提下，能够使移位寄存单元稳定地输出扫描信号的有效脉冲，如此，在采用该扫描信号驱动显示面板中的像素电路时，能够使得显示面板准确且稳定的显示相应画面，进而能够有效提高显示效果。
32.以上为本技术的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。
33.图2是本发明实施例提供的一种移位寄存器的结构示意图，图3是本发明实施例提供的一种移位寄存器的驱动时序图，结合参考图2和图3，该移位寄存器包括级联设置的多个移位寄存单元10；移位寄存单元10包括信号输入端in、第一时钟端ck、第二时钟端xck和信号输出端out；第一时钟端ck用于接收第一时钟信号ck，第二时钟端xck用于接收第二时钟信号xck；第一级移位寄存单元10的信号输入端in接收启动信号stv；相邻两级移位寄存单元10中，后一级移位寄存单元10的信号输入端in与前一级移位寄存单元10的信号输出端out电连接；各级移位寄存单元10用于根据第一时钟信号ck、第二时钟信号xck和信号输入端in的输入信号，控制信号输出端out输出的扫描信号；其中，各级移位寄存单元10输出扫描信号的有效电平依次移位，且各级移位寄存单元10输出的扫描信号的有效电平的移位量小于有效电平的宽度；同一移位寄存单元10中，第一时钟信号ck的有效脉冲与第二时钟信号xck的有效脉冲互不交叠；信号输入端in接收的输入信号的有效电平的时间与第一时钟信号ck的至少一个有效脉冲的时间交叠，以及与第二时钟信号xck的一个有效脉冲的时间交叠。
34.示例性的，如图2所示，以移位寄存器中四个依次级联移位寄存单元为例，即移位寄存器包括依次级联的第一级移位寄存单元11、第二级移位寄存单元12、第三级移位寄存单元13和第四级移位寄存单元14。第一级移位寄存单元11的第一时钟端ck与第一时钟信号线ck1电连接，用于接收该第一时钟信号线ck1传输的第一时钟信号ck1，第一级移位寄存单元11的第二时钟端xck与第二时钟信号线xck1电连接，用于接收该第二时钟信号线xck1传输的第二时钟信号xck1；第二级移位寄存单元12的第一时钟端ck与第一时钟信号线ck2电连接，用于接收该第一时钟信号线ck2传输的第一时钟信号ck2，第二级移位寄存单元12的第二时钟端xck与第二时钟信号线xck2电连接，用于接收该第二时钟信号线xck2传输的第二时钟信号xck2；第三级移位寄存单元13的第一时钟端ck与第一时钟信号线ck3电连接，用于接收该第一时钟信号线ck3传输的第一时钟信号ck3，第三级移位寄存单元13的第二时钟端xck与第二时钟信号线xck3电连接，用于接收该第二时钟信号线xck3传输的第二时钟信号xck3；第四级移位寄存单元14的第一时钟端ck与第一时钟信号线ck4电连接，用于接收该第一时钟信号线ck4传输的第一时钟信号ck4，第四级移位寄存单元14的第二时钟端xck与第二时钟信号线xck4电连接，用于接收该第二时钟信号线xck4传输的第二时钟信号xck4。第一级移位寄存单元11的信号输入端in接收启动信号stv；第二级移位寄存单元12的信号输入端in与第一级移位寄存单元11的信号输出端out电连接，接收第一级移位寄存单元11输出的扫描信号sn1；第三级移位寄存单元13的信号输入端in与第二级移位寄存单元12的信号输出端out电连接，接收第二级移位寄存单元12输出的扫描信号sn2，第四级移位寄存
单元14的信号输入端in与第三级移位寄存单元13的信号输出端out电连接，接收第三级移位寄存单元13输出的扫描信号sn3。
35.其中，第一时钟信号ck可为高电平信号(例如vgh)和低电平信号(例如vgl)交替进行的脉冲信号，同样的，第二时钟信号xck也可以为高电平信号vgh和低电平信号vgl交替进行的脉冲信号，通常一个高电平信号vgh和与其连续的一个低电平信号vgl构成一个脉冲周期，第一时钟信号的脉冲周期与第二时钟信号的脉冲周期可以相同或不同，本发明实施例对此不做具体限定。示例性的，低电平信号vgl可以为第一时钟信号ck和第二时钟信号xck的有效电平，高电平信号vgh为第一时钟信号ck和第二时钟信号xck的无效电平；或者，高电平信号vgh可以为第一时钟信号ck和第二时钟信号xck的有效电平，低电平信号vgl为第一时钟信号ck和第二时钟信号xck的无效电平。可以理解的是，第一时钟信号ck和第二时钟信号xck的有效电平和无效电平的高低可以根据需要进行设置，本发明实施例对此不做具体限定，在没有特殊说明的情况下，以下实施例均以低电平信号vgl为第一时钟信号ck和第二时钟信号xck的有效电平，高电平信号vgh为第一时钟信号ck和第二时钟信号xck的无效电平为例进行示例性的说明。
36.各移位寄存单元10的工作过程类似，仅在时序上依次移位，因此，为了便于说明，在此仅以其中一级移位寄存单元10的工作过程为例进行示例性的说明。
37.以第一级移位寄存单元11的工作过程为例，在t1时刻启动信号stv由第一电平信号(优选为低电平信号，也优选为扫描信号sn的无效电平信号)跳变为第二电平信号(优选为高电平信号，也优选为扫描信号sn的有效电平信号)，此时第一级移位寄存单元11输出的扫描信号sn1保持为第一电平信号；在t3时刻第二电时钟信号xck1由高电平跳变为低电平，第一时钟信号ck1为高电平，此时扫描信号sn1由第一电平信号跳变为第二电平信号；此后在t5时刻和t8时刻第一时钟信号ck1由高电平跳变为低电平时，扫描信号sn1保持为第二电平信号不发生改变；第二时钟信号xck1在t4～t10阶段保持为高电平不发生跳变，并在t10时刻由高电平跳变为低电平，此时启动信号stv为第一电平信号，则此时第一级移位寄存单元11输出的扫描信号sn1跳变为第一电平信号。即在扫描信号sn1保持为第二电平信号的t3～t10阶段，第二时钟信号xck1没有发生跳变，使得扫描信号sn1为脉冲的期间仅与第二时钟信号xck1的一个有效脉冲(t3～t4阶段的低电平)有交叠，使得移位寄存单元11输出的扫描信号的为有效脉冲的期间，不会因第二时钟信号发生跳变而出现瞬时的无效电平，即使得该扫描信号的有效脉冲无法持续保持为有效电平，而出现毛刺的现象。
38.本发明提供的移位寄存器，通过设置级联的多个移位寄存单元，且各移位寄存单元分别接收第一时钟信号、第二时钟信号、及其各自的信号输入端输入的信号，能够使得各级移位寄存单元输出扫描信号的有效电平依次移位，且各级移位寄存单元输出的扫描信号的有效电平的移位量小于有效电平的宽度，使得在驱动显示面板中的像素电路时，能够实现对显示面板的逐行扫描，从而能够实现一帧画面的完整显示；另外，通过设置移位寄存单元中信号输入端接收的输入信号的有效电平的时间与第一时钟信号的至少一个有效脉冲的时间交叠，以及与第二时钟信号的一个有效脉冲的时间交叠，从而能够避免移位寄存单元输出的扫描信号的为有效脉冲的期间，因第二时钟信号发生跳变，使得该扫描信号的有效脉冲无法持续保持为有效电平，而出现瞬时的无效电平，即扫描信号的有效脉冲出现毛刺，本发明实施例通过在信号输入端接收的输入信号为有效电平的期间，仅控制第二时钟
信号包括一个有效脉冲，在能够确保移位寄存单元准确输出扫描信号的前提下，能够使移位寄存单元稳定地输出扫描信号的有效脉冲，如此，在采用该扫描信号驱动显示面板中的像素电路时，能够使得显示面板准确且稳定的显示相应画面，进而能够有效提高显示效果。
39.应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
40.需要说明的是，本发明实施例提供的移位寄存器中各移位寄存单元的结构，可以根据实际需要自行设置，本发明实施例对此不作具体限定，以下以移位寄存单元的典型结构进行示例性的说明。
41.可选的，图4是本发明实施例提供的一种移位寄存单元的结构示意图，如图4所示，移位寄存单元还包括第一控制模块10a、电荷泵模块10b、第二控制模块10c和输出模块10d；同一移位寄存单元10中：第一控制模块10a分别与信号输入端in、第一时钟端ck和输出模块10d电连接，且第一控制模块10a与输出模块10d电连接于第一节点n1；第一控制模块10a用于根据第一时钟信号ck，控制信号输入端in的输入信号向第一节点n1传输的传输路径；电荷泵模块10b分别与第二时钟端xck和第一节点n1电连接；电荷泵模块10b用于控制第二时钟信号xck发生跳变时，向第一节点n1耦合的耦合量；第二控制模块10c分别与第一时钟端ck、第二时钟端xck、第一节点n1、第一电平端vgl和输出模块14电连接，且第二控制模块10c与输出模块10d电连接于第二节点n2；第二控制模块10c用于根据第一节点n1的电位、第一时钟信号ck、第二时钟信号xck和第一电平端vgl的第一电平信号vgl，控制第二节点n2的电位；输出模块10d还分别与第一电平端vgl、第二电平端vgh和信号输出端out电连接；输出模块10d用于根据第一节点n1的电位，控制第一电平信号vgl向信号输出端out传输的传输路径，以及根据第二节点n2的电位控制第二电平端vgh的第二电平信号vgh向第二节点n2传输的传输路径。
42.其中，第一电平端vgl的第一电平信号vgl与第二电平端vgh的第二电平信号vgh可以分别为极性相反的两个固定信号，例如当第一电平端vgl的第一电平信号vgl为低电平信号(例如vgl)时，第二电平端vgh的第二电平信号vgh可以为高电平信号(例如vgh)；反之，当第一电平端vgl的第一电平信号vgl为高电平信号vgh时，第二电平端vgh的第二电平信号vgh可以为低电平信号vgl。可以理解的是，第一电平端vgl的第一电平信号vgl和第二电平端vgh的第二电平信号vgh可以根据需要进行设置，本发明实施例对此不做具体限定。在没有特殊说明的情况下，以下实施例均以第一电平信号vgl为低电平信号vgl，第二电平信号vgh可以为高电平信号vgh为例进行示例性的说明。其中，第一电平信号vgl优选为扫描信号sn的无效电平，第二电平信号vgh优选为扫描信号sn的有效电平。
43.具体的，以第一级移位寄存单元11的工作过程为例进行说明，结合参考图2和图3，在t1～t2阶段，第一级移位寄存单元11的信号输入端in接收的启动信号stv为第二电平信号，第二时钟端xck接收的第二时钟信号xck1为无效电平，其第一时钟端ck接收的第一时钟信号ck1为有效电平，使得其第一控制模块10a在第一时钟信号ck1的控制下导通，将启动信号stv的无效电平传输至第一节点n1，第一节点n1的电位为无效电平。由于第二时钟信号xck在t1～t2阶段保持为上一阶段的无效电平，因此电荷泵模块10b向第一节点n1的耦合的电荷量保持不变。第二控制模块10c在第一时钟信号ck1、第二时钟信号xck1和第一节点n1的无效电平信号的控制下，使得第一电平端vgl的第一电平信号vgl无法传输至第二节点
n2，从而第二节点n2的电位保持为上一阶段的无效电平。由于第一节点n1和第二节点n2的电位均为无效电平，因此第一级移位寄存单元11的输出模块10d输出的扫描信号sn1与上一阶段保持一致，为第一电平信号vgl。
44.在t3～t4阶段，第一级移位寄存单元11的第一时钟端ck接收的第一时钟信号ck1为无效电平，其第二时钟端xck接收的第二时钟信号xck1跳变为有效电平，第一控制模块10a在第一时钟信号ck1的控制下断开，第一节点n1保持为上一阶段的无效电平。第二控制模块10c在第一时钟信号ck1、第二时钟信号xck1和第一节点n1的无效电平信号的控制下，将第一电平端vgl的第一电平信号vgl传输至第二节点n2，第二节点n2的电位由高电平变为有效电平，从而输出模块10d根据第二节点n2的有效电平信号将第二电平端vgh的第二电平信号vgh传输至信号输出端out，即此时第一级移位寄存单元11输出的第一级扫描信号sn1为有效电平。
45.在t11～t12阶段，第一级移位寄存单元11的第一时钟端ck接收的第一时钟信号ck1为无效电平，信号输入端in接收的启动信号st为低电平，且其第二时钟端xck接收的第二时钟信号xck1跳变为有效电平，从而电荷泵模块10b将第一节点n1的电位耦合为低电平，使得输出模块10d根据第一节点n1的有效电平信号将第一电平端vgl的第一电平信号vgl传输至信号输出端out，即第一级移位寄存单元10输出无效电平的扫描信号sn1。即第一级移位寄存单元11输出的第一级扫描信号sn1在t3～t11阶段为有效电平。
46.如图1所示，在移位寄存单元10输出的扫描信号为高电平的t1
′
～t5
′
阶段，当第二时钟信号xck
′
在t3
′
～t4
′
第二次跳变为低电平时，使得第一节点n1的电位被拉低，从而使得输出模块10d在第一节点n1的控制下将第一电平端vgl的第一电平信号vgl传输至信号输出端out，而由于此时输出模块10d还在第而节点n2的控制下持续将第二电平端vgh的第二电平信号vgh传输至信号输出端out，因此使得第一电平信号vgl体现为时间较短且幅值较小的毛刺信号。而当采用该扫描信号驱动显示面板中的像素电路时，将使得显示面板显示的画面不稳定，影响显示效果。
47.继续结合参考图2图3和图4，通过将各移位寄存单元10的信号输入端in接收的输入信号的有效电平的时间仅与第二时钟信号xck的一个有效脉冲的时间交叠，例如，在第一级移位寄存单元11接收的启动信号stv为有效电平(高电平)的t1～t9阶段中，其接收的第二时钟信号xck1仅在t3～t4阶段为无效电平，在第二级移位寄存单元12接收的第一级扫描信号sn1为有效电平的t3～t11阶段中，其接收的第二时钟信号xck2仅在t5～t6阶段为无效电平。或者，也可以设置为各移位寄存单元10的信号输出端out输出的扫描信号sn的有效电平的时间仅与第二时钟信号xck的一个有效脉冲的时间交叠，在第一级扫描信号sn1为有效电平的t3～t11阶段中，仅t3～t4阶段的第二时钟信号xck1为无效电平，在第二级扫描信号sn2为有效电平的t5～t13阶段中，仅t5～t6阶段的第二时钟信号xck2为无效电平。如此，相较于现有技术中输入信号的有效电平的时间与第二时钟信号xck的两个有效脉冲的时间交叠的情况，或者说，输出的扫描信号sn的有效电平的时间与第二时钟信号xck的两个有效脉冲的时间交叠的情况，能够有效避免第二时钟信号xck第二次跳变为有效电平时造成第一节点n1的电位短暂的向有效电平变化，从而能够避免移位寄存单元输出的扫描信号的为有效脉冲的期间出现毛刺，使得扫描信号的有效脉冲较为稳定，如此，在采用该扫描信号驱动显示面板中的像素电路时，能够使得显示面板显示的画面较为稳定，能够有效提高显示效
果。
48.在一可选的实施例中，图5是本发明实施例提供的另一种移位寄存单元的结构示意图，如图5所示，在同一移位寄存单元10中，第一控制模块10a可以包括第一晶体管t1，其中，第一晶体管t1的栅极与第一时钟端ck电连接，第一晶体管t1的第一极与信号输入端in电连接，第一晶体管t1的第二极电连接于第一节点n1。当第一时钟端ck的第一时钟信号ck为能够控制第一晶体管t1导通的有效电平时，信号输入端in接收的信号能够通过第一晶体管t1传输至第一节点n1，当第一时钟端ck的第一时钟信号ck为控制第一晶体管t1断开的无效电平时，信号输入端in接收的信号无法通过第一晶体管t1传输至第一节点n1。
49.可选的，继续参考图5，电荷泵模块10b包括第一电容c1，第一电容c1电连接于第二时钟信号端xck和第一节点n1之间，当第二时钟信号端xck的第二时钟信号xck跳变为无效电平(例如高电平vgh)时，通过第一电容c1的耦合作用，使得第一节点n1的电位与第二时钟信号xck的无效电平相同。同样的，当第二时钟信号端xck的第二时钟信号xck跳变为有效电平(例如低电平vgl)时，通过第一电容c1的耦合作用，使得第一节点n1的电位与第二时钟信号xck的有效电平相同。由于第二时钟信号xck仅在移位寄存单元10输出的扫描信号sn由无效电平跳变为有效电平时发生一次由无效电平向有效电平跳变，并在扫描信号sn保持为有效电平的期间，仅有一次由有效电平向无效电平的跳变，因此在扫描信号sn保持为有效电平的期间，第一电容c1不会将第二时钟信号xck的有效电平耦合至第一节点n1，从而能够保证在扫描信号sn保持为有效电平的期间，第一节点n1的电位能够保持为无效电平，使得寄存单元10输出的扫描信号sn保持稳定。
50.可选的，继续参考图5，第二控制模块10c包括第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5和第二电容c2。其中。第二晶体管t2的栅极电连接于第一节点n1，第二晶体管t2的第一极与第一时钟端ck电连接，第二晶体管t2的第二极与第三晶体管t3的第二极、第四晶体管t4的栅极、第二电容c2的第一端电连接于第三节点n3，第三晶体管t3的栅极与第一时钟端ck电连接，第三晶体管t3的第一极与第一电平端vgl电连接，第二电容c2的第二端与第四晶体管的第二极和第五晶体管t5的第一极电连接于第四节点n4，第四晶体管t4的第一极和第五晶体管t5的栅极均与第二时钟端xck电连接，第五晶体管t5的第二极。如此，第二晶体管t2可以在第一节点n1的电位控制下导通或断开，并在导通时将第一时钟端ck的第一时钟信号ck传输至第三节点n3；第三晶体管t3可以在第一时钟信号ck的控制下导通或断开，并在导通时将第一电平端vgl的第一电平信号vgl传输至第三节点n3；第四晶体管t4可以在第三节点n3的电位控制下导通或断开，并在导通时将第二时钟端xck的第二时钟信号xck传输至第四节点n4；第五晶体管t5可以在第二时钟信号xck的控制下导通或断开，并在导通时将第四节点n4的电位传输至第二节点n2，使第二节点n2的电位为使能电平；由于第二电容c2的作用，可使得第二节点n2的电位更加稳定的保持在有效电平。
51.可选的，继续参考图5，输出模块包括第六晶体管t6、第七晶体管t7和第三电容c3。第六晶体管t6的栅极和第三电容c3的第一端电连接于第二节点n2。第三电容c3的第二端和第六晶体管t6的第一极均与第二电平端vgh电连接，第六晶体管t6的第二极和第七晶体管t7的第二极均与信号输出端out电连接，第七晶体管t7的第一极第一电平端vgl电连接，第一晶体管t1的栅极与第一节点n1电连接。当第一节点n1的电位为能够控制第七晶体管t7导通的有效电平时，第一电平端vgl的第一电平信号vgl通过第七晶体管t7传输至信号输出端
out；当第一节点n1的电位为控制第七晶体管t7断开的无效电平时，第一电平端vgl的第一电平信号vgl无法通过第七晶体管t7传输至信号输出端out。当第二节点n2的电位为能够控制第六晶体管t6导通的有效电平时，第二电平端vgh的第二电平信号vgh通过第六晶体管t6传输至信号输出端out；当第二节点n2的电位为控制第六晶体管t6断开的无效电平时，第二电平端vgh的第二电平信号vgh无法通过第六晶体管t6传输至信号输出端out。
52.可选的，图6是本发明实施例提供的又一种移位寄存单元的结构示意图，如图6所示，移位寄存单元10还包括互锁模块10e；同一移位寄存单元10中，互锁模块10e分别与第二电平端vgh、第一节点n1和第二节点n2电连接；互锁模块10e用于根据第一节点n1的电位，控制第二电平信号vgh向第二节点n2传输的传输路径，以及根据第二节点n2的电位，控制第二电平信号vgh向第一节点n1传输的传输路径。
53.具体的，在信号输出端out需要输出第一电平信号vgl时，第一节点n1的电位应为能够控制输出模块10d传输第一电平信号vgl至信号输出端out的使能电平，此时，为确保信号输出端out所输出的第一电平信号vgl的准确性，第二节点n2的电位应为无法控制输出模块10d传输第二电平信号vgh至信号输出端out的非使能电平；而在信号输出端out需要输出第二电平信号vgh时，第二节点n2的电位应为能够控制输出模块10d传输第二电平信号vgh至信号输出端out的使能电平，此时，为确保信号输出端out所输出的第二电平信号vgh的准确性，第一节点n1的电位应为无法控制输出模块10d传输第一电平信号vgl至信号输出端out的非使能电平。
54.如此，在信号输出端out需要输出第一电平信号vgl时，互锁模块10e在第一节点n1的电位控制下，将第二电平信号vgh传输至第二节点n2，使得第二节点n2的电位保持为非使能电平；以及，在信号输出端out需要输出第二电平信号vgh时，互锁模块10e在第二节点n2的电位控制下，将第二电平信号vgh传输至第一节点n1，使得第一节点n1的电位保持为非使能电平，从而使得第一节点n1的电位与第二节点n2的电位相互钳制，保证移位寄存电路有序工作，提高移位寄存电路输出信号的准确性和稳定性。
55.可选的，继续参考图6，互锁模块10e可包括第八晶体管t8和第九晶体管t9，第八晶体管t8的栅极与第一节点n1电连接，第八晶体管t8的第一极与第二电平端vgh电连接，第八晶体管t8的第二极与第二节点n2电连接；第九晶体管t9的栅极与第二节点n2电连接，第九晶体管t9的第一极与第二电平端vgh电连接，第九晶体管t9的第二极通过电荷泵模块10b与第一节点n1电连接。第八晶体管t8可在第一节点n1的电位的控制下导通或关闭，并在其导通时将第二电平信号vgh传输至第二节点n2；第九晶体管t9可在第二节点n2的电位的控制下导通或关闭，并在其导通时将第二电平信号vgh通过电荷泵模块10b传输至第一节点n1，实现第二节点n2和第一节点n1的相互钳制。
56.可选的，图7是本发明实施例提供的又一种移位寄存单元的结构示意图，如图7所示，移位寄存单元10还包括互锁模块10e；同一移位寄存单元10中，互锁模块10e分别与第二时钟端xck、第二电平端vgh、第二控制模块10c、第一节点n1和第二节点n2电连接；互锁模块10e用于根据第一节点n1的电位，控制第二电平信号vgh向第二节点n2传输的传输路径，以及在第二时钟信号vgh和第二控制模块10c的控制下，控制第二电平信号vgh向第一节点n1传输的传输路径。
57.具体的，在信号输出端out需要输出第一电平信号vgl时，互锁模块500在第一节点
n1的电位的控制下将第二电平信号vgh传输至第二节点n2，使得第二节点n2的电位保持为无效电平；以及，在信号输出端out需要输出第二电平信号vgh时，互锁模块500在第二时钟信号xck和第二控制模块10c的控制下将第二电平信号vgh传输至第一节点n1，使得第一节点n1的电位保持为非使能电平，从而使得第一节点n1的电位与第二节点n2的电位相互钳制，保证移位寄存电路有序工作，提高移位寄存电路输出信号的准确性和稳定性。
58.可选的，继续参考图7，互锁模块10e可包括第八晶体管t8、第九晶体管t9和第十晶体管t10；第八晶体管t8的栅极与第一节点n1电连接，第八晶体管t8的第一极与第二电平端vgh电连接，第八晶体管t8的第二极与第二节点n2电连接；第九晶体管t9的栅极与第三节点n3电连接，第九晶体管t9的第一极与第二电平端vgh电连接，第九晶体管t9的第二极与第十晶体管t10的第一极电连接；第十晶体管t10的栅极与第二时钟端xck电连接，第十晶体管t10的第二极与第一节点n1电连接。
59.具体的，第八晶体管t8可在第一节点n1的电位的控制下导通或关闭，并在其导通时将第二电平信号vgh传输至第二节点n2；第九晶体管t9可在第三节点n3的电位的控制下导通或关闭，第十晶体管t10可在第二时钟信号xck的控制下导通或关闭，并在第九晶体管t9和第十晶体管t10均导通时，将第二电平信号vgh传输至第一节点n1，实现第二节点n2和第一节点n1的相互钳制，以在输出模块10d包括第六晶体管t6和第七晶体管t7时，第一节点n1的电位控制的第七晶体管t7与第二节点n2控制的第六晶体管t6不会同时导通，使得第二电平端vgh与第一电平端vgl之间不会形成通路，防止第二电平端vgh与第一电平端vgl短路，从而能够防止显示面板的在显示发光时出现闪烁。其中，第八晶体管t8、第九晶体管t9和第十晶体管t10可以为n沟道晶体管，也可以为p沟道晶体管，可根据需要进行设计，本发明实施例对此不做具体限定。
60.可选的，移位寄存单元10还可以包括稳压模块10f，稳压模块10f与第一电平端vgl、第一节点n1、第一控制模块10a和互锁模块10e电连接，稳压模块10f用于稳定第一节点n1的电位。
61.具体的，稳压模块10f可以包括第十一晶体管t11，第十一晶体管t11的栅极与第一电平端vgl电连接，第十一晶体管t11的第一极与第一节点n1电连接，第十一晶体管t11的第二极与第一晶体管t1的第二极和第十晶体管t10的第二极电连接，第十一晶体管t11优选为p型晶体管，此时第一电平信号vgl控制第十一晶体管t11处于导通状态，可以通过第十一晶体管t11压降使得第一节点n1的电位不会过低，影响移位寄存电路工作。此外，由于第十一晶体管t11的阈值电压的存在，使得第一电平信号vgl与第十一晶体管t11第一极的电位之差或与其第二极的电位之差小于第十一晶体管t11的阈值电压时，第十一晶体管t11才会处于导通状态，而在不满足该条件时，第十一晶体管t11将会处于关断状态，此时，第十一晶体管t11能够在第一极和第二极中的一个所连接的节点电位异常时，对另一节点电连接的器件起到保护作用。
62.可以理解的是，移位寄存单元10中的各晶体管可以为n型晶体管，也可以为p型晶体管，当各晶体管为n型晶体管时，控制该晶体管导通的有效电平为高电平，当各晶体管为p型晶体管时，控制该晶体管导通的有效电平为低电平，晶体管的类型可以根据需求自行设置，本发明实施例对此不作具体限定。
63.可选的，结合参考图2图3，在一个时钟周期内，相邻两级移位寄存单元10中，各所
述移位寄存单元10的所述第一时钟端ck的第一时钟信号ck依次移位，以及各所述移位寄存单元10的所述第二时钟端xck的第二时钟信号xck依次移位。即可以设置第一级移位寄存单元11接收的第一时钟信号ck1与第二级移位寄存单元12接收的第一时钟信号ck2依次移位，第二级移位寄存单元12接收的第一时钟信号ck2与第三级移位寄存单元且13接收的第一时钟信号ck3依次移位，其第三级移位寄存单元且13接收的第一时钟信号ck3与第四级移位寄存单元且14接收的第一时钟信号ck4依次移位。同理，第一级移位寄存单元11接收的第二时钟信号xck1与第二级移位寄存单元12接收的第二时钟信号xck2依次移位，第二级移位寄存单元12接收的第二时钟信号xck2与第三级移位寄存单元且13接收的第二时钟信号xck3依次移位，其第三级移位寄存单元且13接收的第二时钟信号xck3与第四级移位寄存单元且14接收的第二时钟信号xck4依次移位。如此，相邻两级的移位寄存单元10分别与不同的时钟信号线电连接，以使得每条时钟信号线可以电连接较少的移位寄存单元，降低各条时钟信号线上的负载量，能够保证各移位寄存单元输出的扫描信号的准确性。
64.在另一可选的实施例中，结合参考图2和图3，第一级移位寄存单元11输出的扫描信号sn1在t3时刻跳变为有效电平之前，第一时钟信号ck1在t1～t2阶段为有效电平，在扫描信号sn1保持为有效电平的t3～t11阶段，第一时钟信号ck1在t5～t6阶段和t9～t10阶段为有效电平，在扫描信号sn1在t11时刻由有效电平跳变为无效电平后，第一时钟信号ck1在t13～t14阶段为有效电平，如此，扫描信号sn1的有效电平的时间内第一时钟信号ck1会进行两次跳变。相应的，第三级移位寄存单元13输出的扫描信号sn3的有效电平相较于第一级移位寄存单元11输出的扫描信号sn1的有效电平的移位量为第一时钟信号ck的一个时钟周期，从而使得在第三级移位寄存单元13输出的扫描信号sn3在t7时刻跳变为有效电平之前，第一时钟信号ck1会有与第一时钟信号ck3具有相同的跳变情况，因此，可以使得相邻的奇数级的移位寄存单元10共用同一时钟信号线。基于同样的原理，在第二级移位寄存单元12输出有效脉冲的扫描信号sn2的第一时钟信号ck2与第四级移位寄存单元14的第一时钟信号ck4的跳变时刻相同，且有效脉冲交叠，即，也可以使得相邻的偶数级的移位寄存单元10共用同一时钟信号线。如此能够保证各移位寄存单元10在正常输出扫描信号的基础上，减少时钟信号线的设置，简化电路结构。
65.示例性的，上述实施例均以第一时钟信号ck和第二时钟信号xck的周期不同为例进行了示例性的说明，在本发明其他的实施例中，第一时钟信号ck和第二时钟信号xck的周期还可以相同。
66.可选的，图8是本发明实施例提供的另一种移位寄存器的驱动时序图，如图8所示，在一个时钟周期内，同一移位寄存单元10中，第一时钟端ck的第一时钟信号ck的有效脉冲与第二时钟端xck的第二时钟信号xck的有效脉冲依次移位。即第一级移位寄存单元11接收的第一时钟信号ck1和第二时钟信号xck1依次移位，第二级移位寄存单元12接收的第一时钟信号ck2和第二时钟信号xck2依次移位，第三级移位寄存单元13接收的第一时钟信号ck3和第二时钟信号xck3依次移位，第四级移位寄存单元14接收的第一时钟信号ck4和第二时钟信号xck4依次移位，如此，依次移位的第一时钟信号ck和第二时钟信号xck可成对输出，用于输出时钟信号的驱动芯片仅计算第一时钟信号ck和第二时钟信号xck的输出时间即可，降低了驱动芯片的逻辑计算量，能够保证ic的驱动性能。
67.可选的，图9是本发明实施例提供的另一种移位寄存器的结构示意图，如图9所示，
相邻两级移位寄存单元10中，前一级移位寄存单元10的第二时钟端xck的第二时钟信号xck复用为后一级移位寄存单元10的第一时钟端ck的第一时钟信号ck。
68.具体的，结合参考图8和图9，以第一级移位寄存单元11和第二级移位寄存单元12为例，在t3时刻第一级移位寄存单元11接收的第二时钟信号xck1跳变为有效电平时，其输出的扫描信号sn1跳变为有效电平，即在t3时刻第二时钟信号xck1和扫描信号sn1一起跳变。在t5时刻第二级移位寄存单元12接收的第二时钟信号xck2跳变为有效电平时，其输出的扫描信号sn2跳变为有效电平，即t5时刻第二时钟信号xck2和扫描信号sn2一起跳变。由于第一级移位寄存单元11和第二级移位寄存单元12输出的扫描信号sn1和sn2需要依次移位，因此第二时钟信号xck1和第二时钟信号xck2也需要依次移位，又由于同一移位寄存单元10的第一时钟信号ck和第二时钟信号xck也依次移位，第二时钟信号xck1和第二时钟信号xck2依次移位，使得第一级移位寄存单元11接收的第二时钟信号xck1和第二级移位寄存单元12接收的第一时钟信号ck具有相同的跳变过程，因此，可以将第一级移位寄存单元11接收的第二时钟信号xck1复用为第二级移位寄存单元12接收的第一时钟信号ck。基于同样的原理，由于第一级移位寄存单元11、第二级移位寄存单元12、第三级移位寄存单元13和第四级移位寄存单元14输出的扫描信号sn需要依次移位，因此，依次级联的各移位寄存单元10接收的第二时钟信号xck也需要依次移位。又由于同一移位寄存单元10的第一时钟信号ck和第二时钟信号xck也依次移位，因此在保证依次级联的各移位寄存单元10接收的第二时钟信号xck依次移位时，相邻两级移位寄存单元10中，前一级移位寄存单元10接收的第二时钟信号xck与后一级移位寄存单元10接收的第一时钟信号ck具有相同的跳变过程，因此可以使得前一级移位寄存单元10的第二时钟端xck的第二时钟信号xck复用为后一级移位寄存单元10的第一时钟端ck的第一时钟信号ck，如此在保证各级移位寄存单元10能够准确输出扫描信号的基础上，减少时钟信号线的设置，有利于够简化电路结构。
69.可选的，图10是本发明实施例提供的又一种移位寄存器的结构示意图，如图10所示，移位寄存器10多个移位寄存单元组100；每个移位寄存单元组100包括依次级联的至少四个移位寄存单元10；同一移位寄存单元组100中，各移位寄存单元10的第一时钟端ck的第一时钟信号ck的有效电平依次移位，以及各移位寄存单元10的第二时钟端xck的第二时钟信号xck的有效电平依次移位。
70.具体的，每个移位寄存单元组100包括移位寄存单元10优选为偶数个，且至少包括四个依次级联的移位寄存单元10，其中，依次级联的各移位寄存单元10接收的第一时钟信号ck依次移位，且依次级联的各移位寄存单元10接收的第二时钟信号xck依次移位，如此每个移位寄存单元组100输出的扫描信号的有效电平组成一个扫描周期。各移位寄存单元组100的第一时钟信号ck和第二时钟信号xck可以相同，也可以不同，可以根据设计需求自行设置。
71.示例性的，以移位寄存器中的两个移位寄存单元组100，且每个移位寄存单元组100包括四个移位寄存单元10为例进行示例性的说明，参考图10，以包括第一级移位寄存单元11、第二级移位寄存单元12、第三级移位寄存单元13和第四级移位寄存单元14的移位寄存单元组100为例，首先基于上述实施例，位于同一移位寄存单元10的第一时钟信号ck和第二时钟信号xck依次移位，在此基础上，结合参考图8，在t3时刻第一级移位寄存单元11接收的第二时钟信号xck1跳变为有效电平时，其输出的扫描信号sn1跳变为有效电平，在t5时刻
第二级移位寄存单元12接收的第二时钟信号xck2跳变为有效电平时，其输出的扫描信号sn2跳变为有效电平，在t7时刻第三级移位寄存单元13接收的第二时钟信号xck3跳变为有效电平时，其输出的扫描信号sn3跳变为有效电平，以及在t9时刻第三级移位寄存单元14接收的第二时钟信号xck4跳变为有效电平时，其输出的扫描信号sn4跳变为有效电平，即第二时钟信号xck2和扫描信号sn2一起跳变为有效电平。因此，通过设置依次级联的各移位寄存单元10接收的第二时钟信号xck的有效电平依次移位，可以使得依次级联的各移位寄存单元10输出的扫描信号sn的有效电平依次移位。因此，通过设置同一移位寄存单元组100中，各移位寄存单元10的第一时钟端ck的第一时钟信号ck的有效电平依次移位，以及各移位寄存单元10的第二时钟端xck的第二时钟信号xck的有效电平依次移位，可以保证同一移位寄存单元组100中，依次级联的各移位寄存单元10输出的扫描信号依次移位。
72.可以理解的是，当每个移位寄存单元组100包括多于四个的移位寄存单元10时，例如每个移位寄存单元组100包括六个移位寄存单元10时，可以针对最后两级的移位寄存单元10另外设置对应的时钟信号线。或者，第五级移位寄存单元的第一时钟信号可以复用第一级移位寄存单元的第一时钟信号ck1，第五级移位寄存单元的第二时钟信号可以复用第一级移位寄存单元的第二时钟信号xck1；第六级移位寄存单元的第一时钟信号可以复用第二级移位寄存单元的第一时钟信号ck2，第六级移位寄存单元的第二时钟信号可以复用第二级移位寄存单元的第二时钟信号xck2。如此能够减少信号线的设置，有利于简化电路结构。
73.可选的，参考图10，移位寄存器还包括多条时钟信号线(图3中所示的多条第一时钟信号线ck1、ck2、ck3、ck4，以及多条第二时钟信号线xck1、xck2、xck3、xck4)；同一移位寄存单元组100中，各移位寄存单元10的第一时钟端ck分别与不同时钟信号线电连接，以及各移位寄存单元10的第二时钟端xck分别与不同的时钟信号线电连接。
74.具体的，针对同一移位寄存单元组100，可以设置与各移位寄存单元10一一对应的用于传输第一时钟信号ck的第一时钟信号线，以及与各移位寄存单元10一一对应的用于传输第二时钟信号xck的第二时钟信号线，以使依次级联设置的各移位寄存单元10的第一时钟信号ck的有效电平依次移位，以及依次级联设置的各移位寄存单元10的第二时钟信号xck的有效电平依次移位，从而确保同一移位寄存单元组100中。
75.可选的，继续参考图10，移位寄存单元组100包括第一移位寄存单元111；同一所述移位寄存单元组100中，第一移位寄存单元111的信号输出端out的输出的扫描信号的有效电平的起始时间位于其它移位寄存单元10的信号输出端out输出的扫描信号的有效电平的起始时间之前；各移位寄存单元组100的第一移位寄存单元111的信号输出端输出的扫描信号的有效电平互不交叠；各移位寄存单元10中，相同排列序号的各移位寄存单元10的第一时钟端ck与同一条时钟信号线电连接，以及相同排列序号的各移位寄存单元10的第二时钟端xck与同一条时钟信号线电连接。
76.具体的，结合参考图8和图10，依次级联的各移位寄存器11接收的第一时钟信号ck1、ck2、ck2和ck4依次移位，若包括级联的第五级移位寄存单元，即第五级移位寄存单元的信号输入端in与第四级移位寄存单元的信号输出端out电连接，则第五级移位寄存单元的第一时钟端接收的时钟信号与第一级移位寄存单元接收的第一时钟信号ck1相同，即每四个依次级联的移位寄存单元接收的第一时钟信号ck为一个循环周期，因此，各移位寄存
单元组100可以共用第一时钟信号ck和第二时钟信号xck，即各移位寄存单元组100中的第一移位寄存单元111共用第一时钟信号ck1和第二时钟信号xck1，各移位寄存单元组100中的第二级移位寄存单元12共用第一时钟信号ck2和第二时钟信号xck2，等等。如此能够大幅减少时钟信号线的设置，有利于简化电路结构。在此基础上，通过设置同一所述移位寄存单元组100中，第一移位寄存单元111的信号输出端out的输出的扫描信号的有效电平的起始时间位于其它移位寄存单元10的信号输出端out输出的扫描信号的有效电平的起始时间之前，并且各移位寄存单元组100的第一移位寄存单元111的信号输出端输出的扫描信号的有效电平互不交叠，可以使得各移位寄存单元组100输出扫描信号的有效电平依次移位，使得在驱动显示面板中的像素电路时，能够实现对显示面板的逐行扫描，从而能够实现一帧画面的完整显示。
77.可选的，图11是本发明实施例提供的又一种移位寄存器的结构示意图，如图11所示，同一移位寄存单元组100的各移位寄存单元10中，前一级移位寄存单元10的第二时钟端xck的第二时钟信号xck复用为后一级移位寄存单元10的第一时钟端ck的第一时钟信号ck。
78.具体的，由于在同一移位寄存单元组100中，相邻的两个级联的移位单元10中，前一级移位寄存单元10的第二时钟端xck的第二时钟信号xck的有效电平与后一级移位寄存单元10的第一时钟端ck的第一时钟信号ck的有效电平有交叠，因此可以设置位于同一移位寄存单元组100且相邻的两个级联的移位单元10中，前一级移位寄存单元10的第二时钟端xck的第二时钟信号xck复用为后一级移位寄存单元10的第一时钟端ck的第一时钟信号ck，在此基础上，可以设置各移位寄存单元组100中，相同排列序号的各移位寄存单元10的第一时钟端ck与同一条时钟信号线电连接，以及相同排列序号的各移位寄存单元10的第二时钟端xck与同一条时钟信号线电连接，能够进一步减少时钟信号线的设置，简化电路结构。
79.基于同一发明构思，本发明实施例还提供了一种显示面板，该显示面板包括本发明任一实施例提供的移位寄存器，因此本发明实施例提供的显示面板包括本发明任一实施例提供的移位寄存器的技术特征，能够达到本发明任一实施例提供的移位寄存器的有益效果，相同之处可参照上述对本发明实施例提供的移位寄存器的描述，在此不再赘述。
80.基于同一发明构思，本发明实施例还提供了一种显示装置，该显示装置包括本发明实施例提供的显示面板，因此本发明实施例提供的显示装置包括本发明实施例提供的显示面板的技术特征，能够达到本发明实施例提供的显示面板的有益效果，相同之处可参照上述对本发明实施例提供的发光面板的描述，在此不再赘述。其中，显示面板可以是有机发光显示面板或者微发光二极管显示面板等。
81.图12是本发明实施例提供的一种显示装置的结构示意图，该显示装置00可以是任何具有显示功能的电子产品，包括但不限于以下类别：电视机、笔记本电脑、桌上型显示器、平板电脑、数码相机、手机、智能手环、智能眼镜、车载显示器、医疗设备、工控设备、触摸交互终端等。
82.应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。
83.上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明
的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。
