晶片堆叠结构及其制造方法与流程
1.本发明涉及一种晶片结构，且特别是涉及一种晶片堆叠结构及其制造方法。
背景技术：
2.一般而言，存储器(random access memory，ram)与逻辑芯片(logic chip)是以水平的方式配置并整合。具体来说，先使存储器与逻辑芯片分别通过焊料凸块(solder bump)或锡球(solder balls)，并以倒装的方式接合至基板上，接着，使存储器与逻辑芯片可通过基板内的平面布线(in-plane routing)来电连接。然而，这样的整合方式会使存储器与逻辑芯片之间的电性传输路径较长，并使得互连损耗(interconnection loss)较大，且封装尺寸也会较大。
技术实现要素：
3.本发明提供一种晶片堆叠结构，可缩短第一晶片与第二晶片之间的电性传输路径，以具有较佳的功耗。
4.本发明提供一种晶片堆叠结构的制造方法，具有简化制作工艺或可提升制作工艺产率的效果。
5.本发明的晶片堆叠结构，包括中介层、第一晶片以及第二晶片。中介层具有第一表面以及与第一表面相对的第二表面。中介层包括介电材料层以及内埋于介电材料层的重布线路层。第一晶片设置于中介层的第一表面上。第二晶片设置于中介层的第二表面上。第二晶片通过中介层的重布线路层电连接至第一晶片。
6.在本发明的一实施例中，上述的第一晶片包括多个第一导电接点，且第二晶片包括多个第二导电接点。第一导电接点接触重布线路层。第二导电接点接触重布线路层。
7.在本发明的一实施例中，上述的第一导电接点为凸出于第一晶片的柱状金属，且第二导电接点为凸出于第二晶片的柱状金属。
8.在本发明的一实施例中，上述的第一导电接点中的至少一个第一导电接点于晶片堆叠结构的法线方向上不重叠于第二导电接点中的至少一个第二导电接点。
9.在本发明的一实施例中，上述的中介层还包括多个开口。开口设置于第一表面与第二表面，以暴露出重布线路层。
10.在本发明的一实施例中，上述的重布线路层包括第一线路层、第二线路层以及多个导电通孔。第一线路层接触第一导电接点。第二线路层接触第二导电接点。导电通孔电连接第一线路层与第二线路层。
11.在本发明的一实施例中，上述的第二晶片、中介层以及第一晶片于晶片堆叠结构的法线方向上重叠。
12.在本发明的一实施例中，上述的布第一晶片与第二晶片的材料不同于介电材料层的材料。
13.在本发明的一实施例中，上述的介电层的材料为有机或无机介电材料。
14.在本发明的一实施例中，上述的介电层的材料为氮化铝、苯并环丁烯或聚酰亚胺或味之素ic载板增层膜。
15.在本发明的一实施例中，上述的晶片堆叠结构还包括第一粘胶层以及第二粘胶层。第一粘胶层设置于第一晶片与中介层的第一表面之间。第二粘胶层设置于第二晶片与中介层的第二表面之间。
16.在本发明的一实施例中，上述的中介层还包括屏蔽结构与天线结构。屏蔽结构内埋于中介层以屏蔽来自第二晶片的辐射信号。天线结构设置于中介层的侧边以发射和/或接收信号。
17.在本发明的一实施例中，上述的屏蔽结构接地。屏蔽结构与第一晶片及第二晶片形成共地结构。
18.本发明的晶片堆叠结构的制造方法，包括以下步骤。提供中介层。中介层具有第一表面以及与第一表面相对的第二表面。中介层包括介电材料层以及内埋于介电材料层的重布线路层。接合第一晶片于中介层的第一表面上。接合第二晶片于中介层的第二表面上，以使第二晶片通过中介层的重布线路层电连接至第一晶片。
19.在本发明的一实施例中，上述提供中介层的步骤包括以下步骤。提供晶片或玻璃基板。形成中介层于晶片或玻璃基板上。移除晶片或玻璃基板，以暴露出中介层的第二表面。
20.在本发明的一实施例中，上述接合第一晶片于中介层的第一表面上的步骤包括以下步骤。形成多个开口于中介层的第一表面，以暴露出重布线路层。使第一晶片的多个第一导电接点通过开口接触重布线路层。
21.在本发明的一实施例中，上述接合第二晶片于中介层的第二表面上的步骤包括以下步骤。形成多个开口于中介层的第二表面，以暴露出重布线路层。使第二晶片的多个第二导电接点通过开口接触重布线路层。
22.在本发明的一实施例中，上述的晶片堆叠结构的制造方法还包括以下步骤。形成第一粘胶层于第一晶片与中介层的第一表面之间。形成第二粘胶层于第二晶片与中介层的第二表面之间。
23.基于上述，在本发明的实施例的晶片堆叠结构及其制造方法中，通过将第一晶片设置于中介层的第一表面上、将第二晶片设置于中介层的第二表面上、并使第二晶片可通过中介层的重布线路层电连接至第一晶片，因而可缩短第一晶片与第二晶片之间的电性传输路径，以使本实施例的晶片堆叠结构可具有较佳的功耗，并使本实施例的晶片堆叠结构的制造方法具有可简化制作工艺或可提升制作工艺产率的效果。
24.为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。
附图说明
25.图1a至图1c是本发明的一实施例的一种晶片堆叠结构的制造方法的剖面示意图；
26.图2a至图2c是本发明的另一实施例的一种晶片堆叠结构的制造方法的剖面示意图；
27.图3是本发明又一实施例的一种晶片堆叠结构的剖面示意图。
28.符号说明
29.10、10a、10b:晶片堆叠结构
30.100、100a、100b:中介层
31.102:第一表面
32.104:第二表面
33.110:介电材料层
34.120:重布线路层
35.121:第一线路层
36.122:第二线路层
37.123:第三线路层
38.124、125:导电通孔
39.130:第一粘胶层
40.140:第二粘胶层
41.150:屏蔽结构
42.160:天线结构
43.200:第一晶片
44.202、302:前表面
45.204、304:背表面
46.210、310:基底结构
47.220、320:介电层
48.230:第一导电接点
49.300:第二晶片
50.330:第二导电接点
51.340:射频电路
52.op1、op1a、op2、op2a:开口
53.y:方向
具体实施方式
54.图1a至图1c是依照本发明的一实施例的一种晶片堆叠结构的制造方法的剖面示意图。
55.首先，请参照图1a，提供中介层100。具体来说，在本实施例中，中介层100具有第一表面102以及与第一表面102相对的第二表面104，且中介层100包括介电材料层110以及内埋于介电材料层110的重布线路层(redistribution layer)120。换言之，重布线路层120可内埋于中介层100介电材料层110中，但不以此为限。
56.在本实施例中，重布线路层120可包括第一线路层121、第二线路层122、第三线路层123以及多个导电通孔124、125。第一线路层121与第二线路层122分别位于第三线路层123的相对两侧。第一线路层121与第二线路层122分别邻近且不直接接触中介层100的第一表面102与第二表面104。第一线路层121通过导电通孔124连接第三线路层123，且第二线路层122通过导电通孔125连接第三线路层123。也就是说，第一线路层121可通过导电通孔
124、第三线路层123以及导电通孔125电连接至第二线路层122。此处，第一线路层121、第二线路层122、第三线路层123以及多个导电通孔124、125的材料可例如是铜或铝等金属导电材料，本发明并不以此为限。
57.在本实施例中，示意地绘示有一层的第三线路层123，但本发明并不对第三线路层123的数量加以限制。也就是说，在一些实施例中，可视需要而不需设置第三线路层，因而可使第一线路层只要通过导电通孔即可电连接至第二线路层(未绘示)。在一些实施例中，可视需要而设置多层的第三线路层，以使第一线路层需要通过导电通孔以及多层的第三线路层才可电连接至第二线路层。
58.在本实施例中，介电材料层110的材料可以是有机介电材料或无机介电材料。举例来说，有机介电材料可例如是苯并环丁烯(benzocyclobutene，bcb)、聚酰亚胺(polyimide，pi)、味之素ic载板增层膜(ajinomoto build-up film，abf)或其他相似材料；无机介电材料可例如是氮化铝、氧化层或其他相似材料，但本发明不以此为限。
59.在本实施例中，提供中介层100的步骤可例如是包括以下步骤，但不以此为限：首先，提供晶片(未示出)或玻璃基板(未示出)以作为暂时基板；接着，形成内埋有重布线路层120的中介层100于晶片或玻璃基板上，其中，中介层100的第二表面104面向晶片或玻璃基板；而后，移除晶片或玻璃基板，以暴露出中介层100的第二表面104。
60.然后，请参照图1b，提供第一晶片200与第二晶片300。具体而言，本实施例的第一晶片200具有前表面202以及与前表面202相对的背表面204。第一晶片200包括基底结构210、介电层220以及多个第一导电接点230。基底结构210邻接背表面204。基底结构210可包括基底(例如：硅基底)、掺杂区、电极、介电层、第一半导体元件、内连线元件或其组合(未示出)，但本发明并不以此为限，且所属技术领域具有通常知识者可依据产品需求来调整基底结构210的组成。介电层220形成在基底结构210上且邻接前表面202。介电层220的材料可以是氧化层(例如：氧化硅)或多晶硅，但本发明并不以此为限。在一些实施例中，介电层220的材料可不同于介电材料层110的材料。在本实施例中，第一导电接点230可以为凸出于第一晶片200的柱状金属(例如是铜柱)或接垫(pad)，且第一导电接点230不是需要回焊(reflow)的焊料凸块(solder bump)或锡球(solder balls)，由此可缩小相邻的第一导电接点230之间的间距(pitch)和/或第一导电接点230的高度，进而可减少晶片堆叠结构10的封装尺寸，满足微型化的需求。其中，第一导电接点230设置于介电层220内并延伸凸出于第一晶片200的前表面202。第一导电接点230可电连接至基底结构210的半导体元件或内连线元件等电路元件。
61.在本实施例中，第二晶片300具有前表面302以及与前表面302相对的背表面304。详细来说，第二晶片300包括基底结构310、介电层320以及多个第二导电接点330。基底结构310邻接背表面304。基底结构310可包括基底(例如：硅基底)、掺杂区、电极、介电层、第二半导体元件、内连线元件或其组合(未绘示)，但本发明并不以此为限，且所属技术领域具有通常知识者可依据产品需求来调整基底结构310的组成。介电层320形成在基底结构310上且邻接前表面302。介电层320的材料可以是氧化层(例如：氧化硅)或多晶硅，但本发明并不以此为限。在一些实施例中，介电层320的材料可不同于介电材料层110的材料。第二导电接点330可以为凸出于第二晶片300的柱状金属(例如是铜柱)或接垫(pad)，且第二导电接点330不是焊料凸块(solder bump)。其中，第二导电接点330可设置于介电层220内并延伸凸出于
第二晶片300的前表面202。第二导电接点330可电连接至基底结构310的半导体元件或内连线元件等电路元件。
62.在本实施例中，第一晶片200的第一半导体元件与第二晶片300的第二半导体元件可分别执行不同的功能。举例来说，第一半导体元件可例如是存储器(random access memory，ram)，第二半导体元件可例如是逻辑芯片(logic chip)，但不以此为限。也就是说，在一些实施例中，第一半导体元件可以为逻辑芯片，且第二半导体元件可以为存储器。
63.接着，请继续参照图1b，形成多个开口op1在中介层100的第一表面102，以暴露出重布线路层120中的部分的第一线路层121；并形成多个开口op2在中介层100的第二表面104，以暴露出重布线路层120中的部分的第二线路层122。具体来说，中介层100包括多个开口op1与多个开口op2。开口op1设置于中介层100的第一表面102，且开口op2设置于中介层100的第二表面104。每一个开口op1可分别对应于第一晶片200的第一导电接点230设置，以使第一导电接点230可在后续的步骤中通过对应的开口op1接触第一线路层121。每一个开口op2可分别对应于第二晶片300的第二导电接点330设置，以使第二导电接点330可在后续的步骤中通过对应的开口op2接触第二线路层122。此外，在本实施例中，形成开口op1与开口op2的方法可例如是光刻蚀刻制作工艺，但本发明并不以此为限。
64.然后，请同时参照图1b与图1c，接合第一晶片200于中介层100的第一表面102上，且接合第二晶片300于中介层100的第二表面104上，以使第二晶片300可通过中介层100的重布线路层120电连接至第一晶片200。详细来说，使第一晶片200的第一导电接点230可通过开口op1接触重布线路层120的第一线路层121，且使第二晶片300的第二导电接点330可通过开口op2接触重布线路层120的第二线路层122。由此，可使第一晶片200的前表面202与第二晶片300的前表面302可分别接触中介层100的第一表面102与第二表面104，并使第一晶片200与第二晶片300可分别设置于中介层100的相对两侧。
65.在本实施例中，由于第一导电接点230与第二导电接点330可通过中介层100的重布线路层120来电连接，因而使得第一导电接点230中的至少一个第一导电接点230于晶片堆叠结构10的法线方向(方向y)上可不重叠于第二导电接点330中的至少一个第二导电接点330。此外，在本实施例中，相较于一般未设置中介层而必须以接点对接(pin to pin)的方式接合两晶片的晶片堆叠结构(即，第一晶片的第一导电接点需对准并重叠第二晶片中对应的第二导电接点)，本实施例的晶片堆叠结构10则可通过中介层100的重布线路层120来重新布线，以使第一导电接点230与第二导电接点330可通过重布线路层120来电连接，以省略接点对接的制作工艺，并具有简化制作工艺或提升制作工艺产率的效果。由此，也可使不同晶片代工厂所制造的晶片可易于应用在本实施例的晶片堆叠结构10中。
66.在本实施例中，通过将中介层100设置于第一晶片200与第二晶片300之间，除了可以使晶片堆叠结构10可以有较佳的散热效果，也可以作为应力缓冲层以减少第一晶片200堆叠至第二晶片300上所产生的应力。
67.在本实施例中，第一晶片200、中介层100以及第二晶片300可以垂直的方式堆叠并整合在一起，且第一晶片200、中介层100以及第二晶片300可于晶片堆叠结构10的法线方向(方向y)上重叠。由此，可使第一晶片200中的第一半导体元件可以垂直的方式通过第一导电接点230、重布线路层120以及第二导电接点330而电连接至设置于第二晶片300中的第二半导体元件。因此，相较于一般以水平方式配置两芯片的封装结构，本实施例的晶片堆叠结
构10除了可缩短第一晶片200与第二晶片300之间的电性传输路径以具有较佳的功耗之外，也可简化制作工艺以提升制作工艺产率。
68.在本实施例中，第一晶片200与第二晶片300例如是以面对面(face to face)的方式进行接合，也就是使第一晶片200的前表面202面向第二晶片300的前表面302的方式配置，但本发明不以此为限。在一些实施例中，第一晶片200与第二晶片300也可以面对背(face-to-back)的方式进行接合，例如是将第一晶片200的背表面204面向第二晶片300的前表面302的方式配置(未绘示)。至此，已制造完成本实施例的晶片堆叠结构10。
69.以下将列举其他实施例以作为说明。在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
70.图2a至图2c是依照本发明的另一实施例的一种晶片堆叠结构的制造方法的剖面示意图。图2a至图2c所示的实施例与图1a至图1c所示的实施例类似，因此，相同元件以相同标号表示，而其详细内容将不再赘述。图2a至图2c所示的实施例与图1a至图1c所示的第一实施例的差异在于，在本实施例的晶片堆叠结构10a中，还包括第一粘胶层130与第二粘胶层140。
71.具体来说，请参照图2a，相较于图1a，本实施例的晶片堆叠结构10a的制造方法还包括以下步骤：形成第一粘胶层130于中介层100a的第一表面102，并形成第二粘胶层140于中介层100a的第二表面104。
72.接着，请参照图2b，相较于图1b，在本实施例的晶片堆叠结构10a的制造方法中，例如是光刻蚀刻制作工艺对第一粘胶层130、第二粘胶层140以及介电材料层110进行蚀刻，以形成多个开口op1a与多个开口op2a。其中，多个开口op1可暴露出重布线路层120中的部分的第一线路层121，且多个开口op2可暴露出重布线路层120中的部分的第二线路层122。
73.接着，请同时参照图2b与图2c，相较于图1b与图1c，在本实施例的晶片堆叠结构10a的制造方法中，使第一晶片200的第一导电接点230可通过开口op1a接触并接合至重布线路层120的第一线路层121，且使第二晶片300的第二导电接点330可通过开口op2a接触并接合至重布线路层120的第二线路层122。其中，由于第一粘胶层130设置于第一晶片200的前表面202与中介层100a的第一表面102之间，且第二粘胶层140设置于第二晶片300的前表面302与中介层100a的第二表面104之间，因而可增加第一晶片200与中介层100a之间的粘着力，并增加第二晶片300与中介层100a之间的粘着力。
74.图3是依照本发明又一实施例的一种晶片堆叠结构的剖面示意图。请同时参照图1c与图3，本实施例的晶片堆叠结构10b与图1c中的晶片堆叠结构10相似，但是二者主要差异之处在于：在本实施例的晶片堆叠结构10b中，中介层100b还包括屏蔽结构150与天线结构160。
75.具体来说，请参照图3，在本实施例中，第二晶片300还可包括射频电路(radio frequency circuit)340。因此，为了避免射频电路340所发出的辐射信号会干扰第一晶片200，因而在本实施例中还设置了屏蔽结构150。其中，由于内埋于中介层100b的屏蔽结构150可对应于射频电路340设置并接地，因而可用来屏蔽来自第二晶片300的射频电路340所发出的辐射信号，以作为电磁干扰屏蔽(emi shielding)。在本实施例中，为了使晶片堆叠结构10b可应用于射频或5g等，因而在中介层100b的侧边还设置了天线结构160，以用来发
射和/或接收信号。
76.此外，在一些实施例中，由于屏蔽结构150还可分别电连接第一晶片200及第二晶片300，因而使得第一晶片200可通过屏蔽结构150接地，且第二晶片300可通过屏蔽结构150接地。也就是说，屏蔽结构150可与第一晶片200及第二晶片300形成共地结构。
77.综上所述，在本发明的实施例的晶片堆叠结构及其制造方法中，通过将第一晶片设置于中介层的第一表面上、将第二晶片设置于中介层的第二表面上、并使第二晶片可通过中介层的重布线路层电连接至第一晶片，因而可缩短第一晶片与第二晶片之间的电性传输路径，以使本实施例的晶片堆叠结构可具有较佳的功耗，并使本实施例的晶片堆叠结构的制造方法具有可简化制作工艺或可提升制作工艺产率的效果。此外，通过将中介层设置于第一晶片与第二晶片之间，除了可以使晶片堆叠结构可以有较佳的散热效果，也可以作为应力缓冲层以减少第一晶片堆叠至第二晶片上所产生的应力。另外，通过中介层的重布线路层的重新布线，可使第一导电接点与第二导电接点可通过重布线路层来电连接，以省略接点对接的制作工艺，并具有简化制作工艺或提升制作工艺产率的效果。
78.虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。
技术特征：
1.一种晶片堆叠结构，包括：中介层，具有第一表面以及与该第一表面相对的第二表面，且包括介电材料层以及内埋于该介电材料层的重布线路层；第一晶片，设置于该中介层的该第一表面上；以及第二晶片，设置于该中介层的该第二表面上，其中该第二晶片通过该中介层的该重布线路层电连接至该第一晶片。2.如权利要求1所述的晶片堆叠结构，其中该第一晶片包括多个第一导电接点，该第二晶片包括多个第二导电接点，该些第一导电接点接触该重布线路层，且该些第二导电接点接触该重布线路层。3.如权利要求2所述的晶片堆叠结构，其中该些第一导电接点为凸出于该第一晶片的柱状金属，且该些第二导电接点为凸出于该第二晶片的柱状金属。4.如权利要求2所述的晶片堆叠结构，其中该些第一导电接点中的至少一第一导电接点于该晶片堆叠结构的法线方向上不重叠于该些第二导电接点中的至少一第二导电接点。5.如权利要求2所述的晶片堆叠结构，其中该中介层还包括多个开口，设置于该第一表面与该第二表面，以暴露出该重布线路层。6.如权利要求2所述的晶片堆叠结构，其中该重布线路层包括第一线路层、第二线路层以及多个导电通孔，该第一线路层接触该些第一导电接点，该第二线路层接触该些第二导电接点，该些导电通孔电连接该第一线路层与该第二线路层。7.如权利要求1所述的晶片堆叠结构，其中该第二晶片、该中介层以及该第一晶片于该晶片堆叠结构的法线方向上重叠。8.如权利要求1所述的晶片堆叠结构，其中该第一晶片与该第二晶片的材料不同于该介电材料层的材料。9.如权利要求8所述的晶片堆叠结构，其中该介电材料层的材料为有机或无机介电材料。10.如权利要求8所述的晶片堆叠结构，其中该介电材料层的材料为氮化铝、苯并环丁烯、聚酰亚胺或味之素ic载板增层膜。11.如权利要求1所述的晶片堆叠结构，还包括：第一粘胶层，设置于该第一晶片与该中介层的该第一表面之间；以及第二粘胶层，设置于该第二晶片与该中介层的该第二表面之间。12.如权利要求1所述的晶片堆叠结构，其中该中介层还包括屏蔽结构与天线结构，该屏蔽结构内埋于该中介层以屏蔽来自该第二晶片的辐射信号，且该天线结构设置于该中介层的侧边以发射和/或接收信号。13.如权利要求12所述的晶片堆叠结构，其中该屏蔽结构接地，且该屏蔽结构与该第一晶片及该第二晶片形成共地结构。14.一种晶片堆叠结构的制造方法，包括：提供中介层，其中该中介层具有第一表面以及与该第一表面相对的第二表面，且该中介层包括介电材料层以及内埋于该介电材料层的重布线路层；接合第一晶片于该中介层的该第一表面上；以及接合第二晶片于该中介层的该第二表面上，以使该第二晶片通过该中介层的该重布线
路层电连接至该第一晶片。15.如权利要求14所述的晶片堆叠结构的制造方法，其中提供该中介层的步骤包括：提供晶片或玻璃基板；形成该中介层于该晶片或该玻璃基板上；以及移除该晶片或该玻璃基板，以暴露出该中介层的该第二表面。16.如权利要求14所述的晶片堆叠结构的制造方法，其中接合该第一晶片于该中介层的该第一表面上的步骤包括：形成多个开口于该中介层的该第一表面，以暴露出该重布线路层；使该第一晶片的多个第一导电接点通过该些开口接触该重布线路层。17.如权利要求14所述的晶片堆叠结构的制造方法，其中接合该第二晶片于该中介层的该第二表面上的步骤包括：形成多个开口于该中介层的该第二表面，以暴露出该重布线路层；使该第二晶片的多个第二导电接点通过该些开口接触该重布线路层。18.如权利要求14所述的晶片堆叠结构的制造方法，还包括：形成第一粘胶层于该第一晶片与该中介层的该第一表面之间；以及形成第二粘胶层于该第二晶片与该中介层的该第二表面之间。
技术总结
本发明公开一种晶片堆叠结构及其制造方法，其中该晶片堆叠结构包括中介层、第一晶片以及第二晶片。中介层具有第一表面以及与第一表面相对的第二表面。中介层包括介电材料层以及内埋于介电材料层的重布线路层。第一晶片设置于中介层的第一表面上。第二晶片设置于中介层的第二表面上。第二晶片通过中介层的重布线路层电连接至第一晶片。路层电连接至第一晶片。路层电连接至第一晶片。
