一种MRAM读取电路及其制备方法、一种电子设备与流程
一种mram读取电路及其制备方法、一种电子设备
技术领域
1.本发明涉及磁存储领域，特别是涉及一种mram读取电路及其制备方法、一种电子设备。
背景技术：
2.磁性随机存储器(mram)由于其快速读写，功耗低等优点，是一种极具潜力的新型存储器。mram存储芯片主要结构为磁性隧道结(mtj)，主要包括磁性固定层，绝缘层和磁性自由层组成，可以通过磁场或者自旋极化电流翻转磁性自由层，实现mtj高、低电阻的状态，从而记录存储信息1或者0。换句话说，要实现磁性随机存储器，需要比较mtj结构与参考电阻的大小比较从而确认所述mtj代表的0或1的状态，因此，在所述磁性随机存储器的制造过程中，所述参考电阻的设置就尤为重要。
3.现有技术中参考电阻通常为poly电阻，poly电阻为掺杂电阻，可控性更差，印刷后的实际电阻值与设计电阻值之间的误差大，因此，如何提高电阻可控性，是本领域技术人员亟待解决的问题。
技术实现要素：
4.本发明的目的是提供一种mram读取电路及其制备方法、一种电子设备，以解决现有技术中可控性更差，印刷后的实际电阻值与设计电阻值之间的误差大的问题。
5.为解决上述技术问题，本发明提供一种mram读取电路，包括mtj单元、比较电路、参考电路；
6.所述参考电路及所述mtj单元设置于同一基体硅上；
7.所述基体硅包括顶部金属层及底部金属层，所述mtj单元及所述参考电路设置于所述顶部金属层及所述底部金属层之间；
8.所述mtj单元通过顶部金属通孔与所述顶部金属层电连接，通过底部金属通孔与所述底部金属层电连接；
9.所述参考电路包括参考电阻及参考金属通孔；
10.所述参考电阻与所述mtj单元的顶部电极或底部电极设置于所述硅基体的同一待处理层，并与对应的电极材料相同；
11.所述参考电阻通过所述参考金属通孔与所述顶部金属层或所述底部金属层电连接；
12.所述比较电路用于根据所述mtj单元的电阻与所述参考电路的电阻的大小关系确定所述mtj单元的工作状态。
13.优选地，在所述的mram读取电路中，所述参考电阻为金属电阻。
14.优选地，在所述的mram读取电路中，当所述参考电阻与所述mtj单元的顶部电极设置于同一待处理层时，所述参考金属通孔与所述顶部金属通孔同时设置于所述硅基体的同一待处理层；
15.所述参考电阻通过所述参考金属孔与所述顶部金属层电连接。
16.优选地，在所述的mram读取电路中，当所述参考电阻与所述mtj单元的底部电极设置于同一待处理层时，所述参考金属通孔与所述底部金属通孔同时设置于所述硅基体的同一待处理层；
17.所述参考电阻通过所述参考金属孔与所述底部金属层电连接。
18.优选地，在所述的mram读取电路中，所述参考电阻为按预设图形延伸的线型电阻。
19.优选地，在所述的mram读取电路中，所述参考电阻包括多个线段电阻；
20.相邻的线段电阻之间通过所述参考金属通孔及与所述参考金属通孔对应的金属层电连接。
21.优选地，在所述的mram读取电路中，所述参考电阻包括按预设间隔设置于所述参考电阻上的多个接入点；所述比较电路包括电阻选择器；
22.所述接入点包括所述参考金属通孔及与所述参考金属通孔对应的金属层的触点；
23.所述电阻选择器用于确定与所述比较电路相连的接入点，更改连入电路的参考电阻的阻值大小。
24.优选地，在所述的mram读取电路中，所述参考电阻的方块电阻的范围为10ω/sq至500ω/sq，包括端点值。
25.优选地，在所述的mram读取电路中，所述参考电阻的温度系数的绝对值不超过1000ppm/℃。
26.优选地，在所述的mram读取电路中，所述参考电阻为铬化镍合金。
27.优选地，在所述的mram读取电路中，所述参考电阻的阻值为所述mtj单元的平行态电阻与反平行态电阻的平均值。
28.一种电子设备，所述电子设备包括上述任一种所述的mram读取电路。
29.一种mram读取电路的制备方法，包括：
30.在硅基体上设置底部金属层；
31.在所述底部金属层上的存储单元区的待处理层依次设置底部金属通孔、mtj单元及顶部金属通孔，并在所述底部金属层上的参考电阻区的待处理层设置参考电阻及参考金属通孔，得到待覆盖件；其中，所述参考电阻与所述mtj单元的顶部电极或底部电极设置于所述硅基体的同一待处理层，并与对应的电极材料相同；
32.在所述待覆盖件上方设置顶部金属层，使所述mtj单元通过所述顶部金属通孔与所述顶部金属层电连接，所述参考电阻所述参考金属通孔与所述顶部金属层或所述底部金属层电连接。
33.优选地，在所述的mram读取电路的制备方法中，所述参考电阻通过单次图形化与所述mtj单元的顶部电极或底部电极同时设置于所述硅基体的同一待处理层。
34.本发明所提供的mram读取电路，包括mtj单元、比较电路、参考电路；所述参考电路及所述mtj单元设置于同一基体硅上；所述基体硅包括顶部金属层及底部金属层，所述mtj单元及所述参考电路设置于所述顶部金属层及所述底部金属层之间；所述mtj单元通过顶部金属通孔与所述顶部金属层电连接，通过底部金属通孔与所述底部金属层电连接；所述参考电路包括参考电阻及参考金属通孔；所述参考电阻与所述mtj单元的顶部电极或底部电极设置于所述硅基体的同一待处理层，并与对应的电极材料相同；所述参考电阻通过所
述参考金属通孔与所述顶部金属层或所述底部金属层电连接；所述比较电路用于根据所述mtj单元的电阻与所述参考电路的电阻的大小关系确定所述mtj单元的工作状态。
35.本发明中的mtj单元及参考电路均设置于同一基体硅上，换句话说，所述mtj单元及所述参考电路均为通过刻蚀或印刷等图形化方法设置于所述基体硅的不同待处理层上的外延层，而本发明进一步限定了参考电阻与所述顶部电极或底部电极材料相同，使所述参考电阻的可控性大大提高，图形化后的实际电阻值与设计电阻值之间的误差更小，参考电阻的设置精度更高。本发明同时还提供了一种具有上述有益效果的电子设备及mram读取电路的制备方法。
附图说明
36.为了更清楚的说明本发明实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
37.图1为本发明提供的mram读取电路的一种具体实施方式的电路结构示意图；
38.图2为本发明提供的mram读取电路的另一种具体实施方式的电路结构示意图；
39.图3为本发明提供的mram读取电路的一种具体实施方式的硅基体局部结构示意图；
40.图4为本发明提供的mram读取电路的又一种具体实施方式的电路结构示意图；
41.图5为本发明提供的mram读取电路的再一种具体实施方式的电路结构示意图；
42.图6为本发明提供的mram读取电路的还一种具体实施方式的电路结构示意图；
43.图7为本发明提供的mram读取电路的制备方法的一种具体实施方式的流程示意图。
具体实施方式
44.为了使本技术领域的人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
45.本发明的核心是提供一种mram读取电路，其一种具体实施方式的结构示意图如图1所示，称其为具体实施方式一，包括mtj单元、比较电路20、参考电路；
46.参考电路及mtj单元设置于同一基体硅上；
47.基体硅包括顶部金属层40及底部金属层50，mtj单元及参考电路设置于顶部金属层40及底部金属层50之间；
48.mtj单元通过顶部金属通孔41与顶部金属层40电连接，通过底部金属通孔51与底部金属层50电连接；
49.参考电路包括参考电阻31及参考金属通孔32；
50.参考电阻31与mtj单元的顶部电极11或底部电极13设置于硅基体的同一待处理层，并与对应的电极材料相同；
51.参考电阻31通过参考金属通孔32与顶部金属层40或底部金属层50电连接；
52.比较电路20用于根据mtj单元的电阻与参考电路的电阻的大小关系确定mtj单元的工作状态。
53.下面展开说明mtj单元的具体结构及与发明中其他结构的连接关系：
54.基体硅从上到下依次包括顶部金属层40、顶部金属通孔41、mtj单元、底部金属通孔51及底部金属层50；
55.mtj单元从上至下依次包括顶部电极11、mtj结构层12及底部电极13；
56.mtj结构层12依次通过顶部电极11及顶部金属通孔41与顶部金属层40电连接，且依次通过底部电极13及底部金属通孔51与底部金属层50电连接，具体请见图1。
57.需要注意的是，参考电阻31既可通过参考金属通孔32与顶部金属层40相连，也可通过参考金属层与底部金属层50相连，如图1所示，图1即为与底部电极13设置于同一待处理层的参考电阻31(图中标注为be)，通过参考金属通孔32与顶部金属层40相连，其中，图1位于电路图左侧虚线的部分为电路的局部放大示意图，同理与顶部电极11设置于同一待处理层的参考电阻31，换言之，本发明对与参考电阻连接金属层不做限制，本发明中其他附图中此处电路的结构与图1中相同，不再展开赘述。
58.本发明中的硅基体60的待处理层，指在单次针对硅基体60的刻蚀或印刷等操作的厚度区域，并非独立结构，请结合图3，图3为图2所示的电路结构示意图对应的硅基体60结构示意图，可以看出，图3中参考电阻31与底部电极13、参考金属通孔32与底部金属通孔51设置于硅基体60的同一待处理层。图3中的省略号表示mtj单元与参考电路之间可能存在其他硅结构，在此不再一一画出。
59.而针对现有技术中参考电阻31制备工艺复杂，掺杂耗时长，严重拖慢了mram读取电路的生产效率的问题，作为一种优选实施方式，本发明进一步限定参考电阻31通过单次图形化与mtj单元的顶部电极11或底部电极13同时设置于硅基体的同一待处理层。
60.参考电阻31通过单次印刷与顶部电极11或底部电极13同时设置于硅基体的同一待处理层，可以将参考电阻31看作与顶部电极11或底部电极13同时印刷于同一待处理层的不同区域的同材料结构，在设置mtj单元的结构的同时即实现了参考电阻31的设置，简化了生产步骤，因此mram读取电路的生产效率大大提升。
61.参考电阻31的方块电阻的范围为10ω/sq至500ω/sq，包括端点值，如10.0ω/sq、236.5ω/sq或500.0ω/sq中任一个；参考电阻31的总电阻的范围为3kω至5kω，包括端点值，如3.0kω、3.6kω或5.0kω中的任一个，当然，也可根据实际情况做相应调整。
62.另外，参考电阻31的温度系数的绝对值不超过1000ppm/℃；需要注意，参考电阻31的温度系数可大于零，也可小于零，只要满足其绝对值不超过1000ppm/℃即可，以实现在工作时的高温条件下mram读取电路的工作高可靠性。
63.具体地，参考电阻31为金属电阻，与现有技术中使用poly电阻相比，金属电阻的印刷速度也远高于poly电阻的掺杂速度，可进一步提升生产效率，再进一步地，参考电阻31为铬化镍合金，或包括格化镍的化合物，其中镍的占比为10％至90％，包括端点值，如10.0％、29.8％或90.0％中任一个，当然，也可根据实际情况做调整，如康铜(铜镍合金)、锰铜(铜锰镍合金)等或包含cu、mn、ni等元素的多元化合物。
64.本发明所提供的mram读取电路，包括mtj单元、比较电路20、参考电路；参考电路及
mtj单元设置于同一基体硅上；基体硅包括顶部金属层40及底部金属层50，mtj单元及参考电路设置于顶部金属层40及底部金属层50之间；mtj单元通过顶部金属通孔41与顶部金属层40电连接，通过底部金属通孔51与底部金属层50电连接；参考电路包括参考电阻31及参考金属通孔32；参考电阻31与mtj单元的顶部电极11或底部电极13设置于硅基体的同一待处理层，并与对应的电极材料相同；参考电阻31通过参考金属通孔32与顶部金属层40或底部金属层50电连接；比较电路20用于根据mtj单元的电阻与参考电路的电阻的大小关系确定mtj单元的工作状态。本发明中的mtj单元及参考电路均设置于同一基体硅上，换句话说，mtj单元及参考电路均为通过刻蚀或印刷等图形化方法设置于基体硅的不同待处理层上的外延层，而本发明进一步限定了参考电阻31与顶部电极11或底部电极13材料相同，使参考电阻31的可控性大大提高，图形化后的实际电阻值与设计电阻值之间的误差更小，参考电阻31的设置精度更高。
65.作为一种优选实施方式，当参考电阻31与mtj单元的顶部电极11设置于同一待处理层时，参考金属通孔32与顶部金属通孔41同时设置于硅基体60的同一待处理层；
66.参考电阻31通过参考金属孔与顶部金属层40电连接；
67.或
68.当参考电阻31与mtj单元的底部电极13设置于同一待处理层时，参考金属通孔32与底部金属通孔51同时设置于硅基体60的同一待处理层；
69.参考电阻31通过参考金属孔与底部金属层50电连接。
70.在上述优选实施方式中，与顶部电极11同时设置的参考电阻31连接于顶部金属层40；与底部电极13同时设置的参考电阻31连接于底部金属层50，这使得连接参考电极与对应的金属层的参考金属通孔32可与mtj单元中对应的金属通孔同时设置，请看图2，图2与图1对应，且图2中的参考金属通孔32可与mtj单元中的底部金属通孔51同时设置于硅基体60的同一待处理层，进一步简化了mram读取电路的制作工艺，提高了生产效率。
71.作为一种优选实施方式，参考电阻31的阻值为mtj单元的平行态电阻与反平行态电阻的平均值。mram芯片读取准确度一方面由mtj单元的平行态电阻(r
p
)，反平行态电阻(r
ap
)以及两者的统计分布标准差(σ)决定，即：r
ap-r
p
》n*(σ(r
p
)+σ(r
ap
))，其中不同的芯片容量决定n的大小，容量越大，n越高。另一方面，选取合适的参考电阻31对准确读取阵列存储信息有很大影响，理想的参考电阻31r
ref
为(r
p
+r
ap
)/2。
72.作为一种具体实施例，比较电路20包括差分放大器，缠粉放大器用于将来自参考电阻31及mtj单元的电信号转化为单向电信号。
73.需要注意的是，参考电路中的参考金属通孔32及与比较电路20相连的导线的电阻远小于参考电阻31，更具体地，小于10欧姆，以便保证参考电阻31是决定电路中电流大小的主要因素。
74.在具体实施方式一的基础上，进一步对参考电阻31做改进，得到具体实施方式二，其结构示意图与前文中具体实施方式相同，包括mtj单元、比较电路20、参考电路；
75.参考电路及mtj单元设置于同一基体硅上；
76.基体硅包括顶部金属层40及底部金属层50，mtj单元及参考电路设置于顶部金属层40及底部金属层50之间；
77.mtj单元通过顶部金属通孔41与顶部金属层40电连接，通过底部金属通孔51与底
部金属层50电连接；
78.参考电路包括参考电阻31及参考金属通孔32；
79.参考电阻31与mtj单元的顶部电极11或底部电极13设置于硅基体的同一待处理层，并与对应的电极材料相同；
80.参考电阻31通过参考金属通孔32与顶部金属层40或底部金属层50电连接；
81.比较电路20用于根据mtj单元的电阻与参考电路的电阻的大小关系确定mtj单元的工作状态；
82.参考电阻31为按预设图形延伸的线型电阻。
83.本具体实施方式中利用截面积与截面形状确定的金属线作为参考电阻31，由于截面确定，因此线型电阻的方块电阻为定值，若想改变参考电阻31的阻值，可直接设置不同长度的金属线，参考电阻31的阻值可控性更高；更进一步地，参考电阻31为多次弯折的线型电阻，可在保障大电阻的前提下，节约参考电阻31占用的空间，使硅基体60上元件的空间布置更灵活，提高本发明的泛用性。
84.再进一步，参考电阻31包括多个线段电阻；
85.相邻的线段电阻之间通过参考金属通孔32及与参考金属通孔32对应的金属层电连接。
86.可参考图4及图5，由图4可看出，参考电阻31分为多段，段与段之间通过参考金属通孔32及底部金属层50相互连接，当然，若参考电阻31为与顶部电阻设置于同一待处理层中的电阻，则可以通过参考金属通孔32及顶部金属层40相互连接(如图5所示，其中与顶部电阻设置于同一待处理层中的电阻标记为te)。将参考电阻31分段，避免了一次性设置过长的整段参考电阻31，由于参考电阻31为线型电阻，且实际生产中通常较细，截面积较小，因此一次性设置过长的整段参考电阻31极可能出现参考电阻31中间断裂，导致坏件的情况，本具体实施方式中将参考电阻31分段，有效避免了参考电阻31断裂的可能，提升了成品良品率。
87.在具体实施方式二的基础上，进一步对参考电阻31及对应的比较电路20做改进，得到具体实施方式三，其结构示意图如图6所示，包括mtj单元、比较电路20、参考电路；
88.参考电路及mtj单元设置于同一基体硅上；
89.基体硅包括顶部金属层40及底部金属层50，mtj单元及参考电路设置于顶部金属层40及底部金属层50之间；
90.mtj单元通过顶部金属通孔41与顶部金属层40电连接，通过底部金属通孔51与底部金属层50电连接；
91.参考电路包括参考电阻31及参考金属通孔32；
92.参考电阻31与mtj单元的顶部电极11或底部电极13设置于硅基体的同一待处理层，并与对应的电极材料相同；
93.参考电阻31通过参考金属通孔32与顶部金属层40或底部金属层50电连接；
94.比较电路20用于根据mtj单元的电阻与参考电路的电阻的大小关系确定mtj单元的工作状态；
95.参考电阻31为按预设图形延伸的线型电阻；
96.参考电阻31包括按预设间隔设置于参考电阻31上的多个接入点；比较电路20包括
电阻选择器；
97.接入点包括参考金属通孔32及与参考金属通孔32对应的金属层的触点；
98.电阻选择器用于确定与比较电路20相连的接入点，更改连入电路的参考电阻31的阻值大小。
99.本具体实施方式中，在线型的参考电阻31上设置了多个接入点，而比较电路20包括电阻选择器，可更改接入电路的接入点，换句话说，可调整接入电路的参考电阻31的长度，进而改变参考电阻31阻值，因在实际生产中，mtj元件成品的平行态电阻与反平行态电阻通常与设计时的电阻值有误差，且在工作过程中，mtj因环境温度变化，其平行态电阻与反平行态电阻同样会存在温漂导致的阻值变化，这些都会使参考电阻31偏离其最佳阻值(即mtj单元的平行态电阻与反平行态电阻的平均值)，而本具体实施方式可在mram读取电路的工作过程中对参考电阻31进行调整，使参考电阻31时刻维持在最佳阻值，保障mram读取电路的工作稳定性。
100.本发明还提供了一种电子设备，电子设备包括如上述任一种的mram读取电路。本发明所提供的mram读取电路，包括mtj单元、比较电路20、参考电路；参考电路及mtj单元设置于同一基体硅上；基体硅包括顶部金属层40及底部金属层50，mtj单元及参考电路设置于顶部金属层40及底部金属层50之间；mtj单元通过顶部金属通孔41与顶部金属层40电连接，通过底部金属通孔51与底部金属层50电连接；参考电路包括参考电阻31及参考金属通孔32；参考电阻31与mtj单元的顶部电极11或底部电极13设置于硅基体的同一待处理层，并与对应的电极材料相同；参考电阻31通过参考金属通孔32与顶部金属层40或底部金属层50电连接；比较电路20用于根据mtj单元的电阻与参考电路的电阻的大小关系确定mtj单元的工作状态。本发明中的mtj单元及参考电路均设置于同一基体硅上，换句话说，mtj单元及参考电路均为通过刻蚀或印刷等图形化方法设置于基体硅的不同待处理层上的外延层，而本发明进一步限定了参考电阻31与顶部电极11或底部电极13材料相同，使参考电阻31的可控性大大提高，图形化后的实际电阻值与设计电阻值之间的误差更小，参考电阻31的设置精度更高。
101.本发明同时还提供了一种mram读取电路的制备方法，其一种具体实施方式的流程示意图如图7所示，包括：
102.s101：在硅基体上设置底部金属层。
103.s102：在底部金属层上的存储单元区的待处理层依次设置底部金属通孔、mtj单元及顶部金属通孔，并在底部金属层上的参考电阻区的待处理层设置参考电阻及参考金属通孔，得到待覆盖件；其中，参考电阻与mtj单元的顶部电极或底部电极设置于硅基体的同一待处理层，并与对应的电极材料相同。
104.s103：在待覆盖件上方设置顶部金属层，使mtj单元通过顶部金属通孔与顶部金属层电连接，参考电阻参考金属通孔与顶部金属层或底部金属层电连接。
105.作为一种优选实施方式，参考电阻通过单次图形化与mtj单元的顶部电极或底部电极同时设置于硅基体的同一待处理层。
106.参考电阻31通过单次印刷与顶部电极11或底部电极13同时设置于硅基体的同一待处理层，可以将参考电阻31看作与顶部电极11或底部电极13同时印刷于同一待处理层的不同区域的同材料结构，在设置mtj单元的结构的同时即实现了参考电阻31的设置，简化了
生产步骤，因此mram读取电路的生产效率大大提升。
107.下面提供一种mram读取电路在硅基体60上制备电路结构的工艺流程的具体实施方式，包括：
108.a)存储单元区(即mtj单元在硅基体60上的对应区域)和参考电阻31区同时形成底部金属层50；
109.b)存储单元区形成底部金属通孔51，参考电阻31区可选择性设计有或者没有底部通孔；
110.c)存储单元区和参考电阻31区同时形成底部电极13，参考电阻31区不作处理；
111.d)存储单元区刻蚀形成磁性隧道结，参考电阻31区不作处理；
112.e)存储单元区和参考电阻31区同时形成顶部电极11(即参考电阻31)，其中参考电阻31区顶部电极11可以为一整段，也可以为分立的若干段；
113.f)存储单元区和参考电阻31区同时形成顶部金属通孔41和顶部金属层40，其中参考电阻31区的顶部电极11(即参考电阻31)通过顶部金属通孔41及顶部金属层40连接入外部电路。
114.本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
115.需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。
116.以上对本发明所提供的mram读取电路及电子设备进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。
技术特征：
1.一种mram读取电路，其特征在于，包括mtj单元、比较电路、参考电路；所述参考电路及所述mtj单元设置于同一基体硅上；所述基体硅的存储单元区从下至上依次包括底部电连接结构、所述mtj单元及顶部电连接结构，所述mtj单元通过所述顶部电连接结构及底部电连接结构与外部电路相连；所述参考电路设置于所述基体硅的参考电阻区，且包括参考电阻及参考电连接结构；所述参考电阻与所述mtj单元的顶部电极或底部电极设置于所述硅基体的同一待处理层，并与对应的电极材料相同；所述参考电阻通过所述参考电连接结构与外部电路相连；所述比较电路用于根据所述mtj单元的电阻与所述参考电路的电阻的大小关系确定所述mtj单元的工作状态。2.如权利要求1所述的mram读取电路，其特征在于，当所述参考电阻与所述mtj单元的顶部电极设置于同一待处理层时，所述参考电连接结构与所述顶部电连接结构同时设置于所述硅基体的同一待处理层。3.如权利要求1所述的mram读取电路，其特征在于，当所述参考电阻与所述mtj单元的底部电极设置于同一待处理层时，所述参考电连接结构与所述底部电连接结构同时设置于所述硅基体的同一待处理层。4.如权利要求1所述的mram读取电路，其特征在于，所述顶部电连接结构、所述底部电连接结构及所述参考电连接结构为金属通孔。5.如权利要求1所述的mram读取电路，其特征在于，所述参考电阻为按预设图形延伸的线型电阻。6.如权利要求5所述的mram读取电路，其特征在于，所述参考电阻包括多个线段电阻；相邻的线段电阻之间通过所述参考电连接结构电连接。7.如权利要求5所述的mram读取电路，其特征在于，所述参考电阻包括按预设间隔设置于所述参考电阻上的多个接入点；所述比较电路包括电阻选择器；所述接入点包括所述参考电连接结构；所述电阻选择器用于确定与所述比较电路相连的接入点，更改连入电路的参考电阻的阻值大小。8.如权利要求1所述的mram读取电路，其特征在于，所述参考电阻的方块电阻的范围为10ω/sq至500ω/sq，包括端点值。9.如权利要求1所述的mram读取电路，其特征在于，所述参考电阻的温度系数的绝对值不超过1000ppm/℃。10.如权利要求1所述的mram读取电路，其特征在于，所述参考电阻为金属电阻。11.如权利要求10所述的mram读取电路，其特征在于，所述参考电阻为铬化镍合金。12.如权利要求1至11任一项所述的mram读取电路，其特征在于，所述参考电阻的阻值为所述mtj单元的平行态电阻与反平行态电阻的平均值。13.一种电子设备，其特征在于，所述电子设备包括如权利要求1至12任一项所述的mram读取电路。14.一种mram读取电路的制备方法，其特征在于，包括：在硅基体的存储单元区的待处理层依次设置底部电连接结构、mtj单元及顶部电连接
结构，并在所述硅基体的参考电阻区的待处理层设置参考电阻及参考电连接结构；其中，所述参考电阻与所述mtj单元的顶部电极或底部电极设置于所述硅基体的同一待处理层，并与对应的电极材料相同；所述参考电阻通过所述参考电连接结构与外部电路相连；设置比较电路，将所述比较电路分别与所述mtj单元及所述参考电阻电连接，使所述比较电路用于根据所述mtj单元的电阻与所述参考电路的电阻的大小关系确定所述mtj单元的工作状态。15.如权利要求14所述的mram读取电路的制备方法，其特征在于，所述参考电阻通过单次图形化与所述mtj单元的顶部电极或底部电极同时设置于所述硅基体的同一待处理层。
技术总结
本发明公开了一种MRAM读取电路，包括MTJ单元、比较电路、参考电路；所述参考电路及所述MTJ单元设置于同一基体硅上；所述MTJ单元通过顶部金属通孔与所述顶部金属层电连接，通过底部金属通孔与所述底部金属层电连接；所述参考电路包括参考电阻及参考金属通孔；所述参考电阻与所述MTJ单元的顶部电极或底部电极设置于所述硅基体的同一待处理层，并与对应的电极材料相同；所述参考电阻通过所述参考金属通孔与所述顶部金属层或所述底部金属层电连接。本发明使所述参考电阻的可控性大大提高，参考电阻的设置精度更高。本发明同时还提供了一种具有上述有益效果的电子设备及MRAM读取电路的制备方法。备方法。备方法。
