一种射频功率检测器芯片版图结构及射频功率检测器芯片的制作方法
1.本发明涉及集成电路设计技术领域，具体而言，涉及一种射频功率检测器芯片版图结构及射频功率检测器芯片。
背景技术：
2.随着通信技术的不断发展，功率控制模块正成为通信系统中不可或缺的一环。射频功率检测器作为功率控制模块的核心部分，随着集成电路技术的发展，一直在追求性能更优越、器件面积更小、成本更低的目标。
3.现有的射频功率检测器芯片由于芯片上模块数量较多且各模块形状不规则，在进行整体布局的时候，难免会使得多个模块之间的布局合理性、紧凑性较差，致使芯片的面积利用率较低，进而提高了芯片的制作成本。
技术实现要素：
4.本发明的目的在于提供一种射频功率检测器芯片版图结构及射频功率检测器芯片，以至少克服现有射频功率检测器芯片上的各模块布局合理性、紧凑性较差，致使芯片的面积利用率低的技术问题。
5.本发明的目的通过以下技术方案实现：
6.一方面，本发明提供了一种射频功率检测器芯片版图结构，包括从左至右依次设置的第一版图区域、第二版图区域以及第三版图区域；
7.所述第一版图区域呈l型并形成有第一嵌入槽，所述第三版图区域呈凹字型并形成有第二嵌入槽，所述第二版图区域的左右两侧分别嵌入第一嵌入槽和第二嵌入槽。
8.在一些可能的实施例中，所述第一版图区域、第二版图区域以及第三版图区域构成的版图结构呈矩形结构，所述版图结构中设置有多晶层以及多层金属层；
9.所述第一版图区域与第二版图区域之间、所述第二版图区域与第三版图区域之间均通过金属层相连。
10.在一些可能的实施例中，所述第一版图区域包括由多晶层和多层金属层构成的输入输出模块以及多个防静电模块，输入输出模块设置于远离第二版图区域的一侧，多个所述防静电模块设置于靠近第二版图区域的一侧；
11.所述第二版图区域包括由多晶层和多层金属层构成的射频功率检测器模块，所述第三版图区域包括由多层金属层构成的信号输入模块。
12.在一些可能的实施例中，所述输入输出模块包括多个第一焊盘，多个所述第一焊盘依次设置于远离第二版图区域的一侧，且构成所述第一焊盘的金属层大于两层。
13.在一些可能的实施例中，所述信号输入模块包括射频信号输入模块，所述射频信号输入模块包括第二焊盘和输入串联电容，所述第二焊盘和输入串联电容依次设置于第三版图区域上方；
14.构成所述第二焊盘的金属层小于或等于两层，所述第二焊盘的面积为第一焊盘面
积的80％以下。
15.在一些可能的实施例中，所述信号输入模块还包括偏置电压输入模块，所述偏置电压输入模块包括输入串联电阻和第三焊盘，所述输入串联电阻和第三焊盘依次设置于第三版图区域下方，所述第三焊盘的结构与第一焊盘的结构相同。
16.在一些可能的实施例中，所述射频功率检测器模块包括电流叠加模块、分压模块、滤波模块以及多个功率转电流模块，所述分压模块以及滤波模块位于第二版图区域左下方区域的左上角，所述电流叠加模块紧邻分压模块设置且靠近第三版图区域。
17.在一些可能的实施例中，所述功率转电流模块由多个功率转电流子模块构成，所述功率转电流子模块由mos管和rc滤波器构成。
18.在一些可能的实施例中，所述电流叠加模块由多个mos管并联后与电阻串联构成，所述滤波模块由平板电容构成，所述分压模块包括多个电阻。
19.另一方面，本发明提供了一种射频功率检测器芯片，采用如上述所述的射频功率检测器芯片版图结构制作而成。
20.本发明实施例的技术方案至少具有如下优点和有益效果：
21.本发明通过将射频功率检测器芯片的版图结构划分为三个不同的版图区域，并将需要静电防护的焊盘统一放置在第一版图区域，将无需静电防护的焊盘统一放置在第三版图区域，将射频功率检测器芯片的主要部件均统一放置在第二版图区域，同时使得第二版图区域嵌设在第一版图区域和第三版图区域之间，使得整个版图结构不同版图区域之间更加紧凑，提高了多个版图区域布局时的合理性和紧凑性，有助于提高芯片的面积利用率并降低芯片的制造成本。
22.此外，本发明通过在第一焊盘的基础上对其改进以得到第二焊盘，在实现减小第二焊盘占用面积的基础上能够有效减少射频信号的衰减。
附图说明
23.图1为本发明实施例提供的射频功率检测器芯片版图结构的结构框图；
24.图2为本发明实施例提供的第一版图区域的结构框图；
25.图3为本发明实施例提供的第二版图区域的结构框图；
26.图4为本发明实施例提供的第三版图区域的结构框图；
27.图5为本发明实施例提供的第一焊盘的结构示意图；
28.图6为本发明实施例提供的第二焊盘的结构示意图；
29.图7为本发明实施例提供的射频功率检测器芯片的版图示意图。
30.图标：10-第一版图区域，10a-第一嵌入槽，11-防静电模块，12-第一焊盘，20-第二版图区域，21-电流叠加模块，22-分压模块，23-滤波模块，24-功率转电流模块，30-第三版图区域，30a-第二嵌入槽，31-第二焊盘，32-输入串联电容，33-输入串联电阻，34-第三焊盘。
具体实施方式
31.实施例
32.请参照图1至图7，本实施例提供了一种射频功率检测器芯片版图结构，以至少克
服现有射频功率检测器芯片上的各模块布局合理性、紧凑性较差，致使芯片的面积利用率低的技术问题。具体地，该射频功率检测器芯片版图结构包括第一版图区域10、第二版图区域20以及第三版图区域30。
33.在本实施例中，请参照图1，构成版图结构的第一版图区域10、第二版图区域20以及第三版图区域30从左至右依次设置，其中，结合图2所示的内容，第一版图区域10呈l型，且第一版图区域10靠近第二版图区域20的一侧形成有第一嵌入槽10a，示例的，该第一嵌入槽10a形成在第一版图区域10的右侧下方；同时，结合图4所示的内容，第三版图区域30呈凹字形，且第三版图区域30靠近第二版图区域20的一侧形成有第二嵌入槽30a，也就是说，呈凹字形的第三版图区域30的凹槽作为第二嵌入槽30a且朝向第二版图区域20。此时，结合图2所示的内容，第二版图区域20的形状呈不规则结构，以使得第二版图区域20的左右两侧能够分别嵌入第一嵌入槽10a和第二嵌入槽30a内，从而实现通过第一版图区域10和第三版图区域30将第二版图区域20紧密包围。
34.可以理解的是，在实际实施时，结合图1所示的内容，由第一版图区域10、第二版图区域20以及第三版图区域30构成的版图结构呈矩形结构，以使得该版图结构更加美观且有利于将相应的模块设置在版图结构上。同时，版图结构中设置有多晶层以及多层金属层，此时，第一版图区域10与第二版图区域20之间、第二版图区域20与第三版图区域30之间均通过金属层相连。
35.为了使得版图结构上的各模块布局更加合理紧凑，以提高芯片的面积利用率，本实施例还对第一版图区域10、第二版图区域20以及第三版图区域30上设置的模块做了进一步限定。
36.具体地，请参照图2，第一版图区域10包括由多晶层和多层金属层构成的输入输出模块以及多个防静电模块11，其中，多个防静电模块11设置于靠近第二版图区域20的一侧。示例的，本实施例中共设置有四个防静电模块11，其中一个防静电模块11设置于第一版图区域10朝第二版图区域20延伸的区域，其余三个防静电模块11则从上到下的依次设置于第一版图区域10上。
37.继续参照图2，输入输出模块设置于远离第二版图区域20的一侧，输入输出模块包括多个第一焊盘12，多个第一焊盘12依次设置于远离第二版图区域20的一侧。示例的，本实施例中设置有三个第一焊盘12，且三个第一焊盘12从上到下依次设置于第一版图区域10远离第二版图区域20的一侧。
38.需要说明的是，结合图5所示的内容，构成第一焊盘12的金属层大于两层，例如，构成第一焊盘12的金属层可以为九层。同时，设置在第一版图区域10上的第一焊盘12均属于需要防静电的焊盘，包括但不局限于电源焊盘、地焊盘和输出焊盘等。
39.请参照图3，第二版图区域20则包括由多晶层和多层金属层构成的射频功率检测器模块，以通过第二版图区域20作为射频功率检测器芯片的主体部分。具体地，射频功率检测器模块包括电流叠加模块21、分压模块22、滤波模块23以及多个功率转电流模块24。
40.其中，分压模块22的输入为电压源，滤波模块23则用于滤除输出信号中的高频信号，此时，结合图3所示的内容，分压模块22以及滤波模块23位于第二版图区域20左下方区域的左上角且贴近第一版图区域10，且分压模块22以及滤波模块23横向并排设置，对于多个功率转电流模块24的设置位置则不作具体限定，可以根据第二版图区域20的大小来合理
确定功率转电流模块24的设置位置，但应保证电流叠加模块21紧邻分压模块22设置且靠近第三版图区域30，以使得至少一个电流叠加模块21位于滤波模块23的附近。
41.可以理解的是，本实施例中的功率转电流模块24由多个功率转电流子模块构成，且单个功率转电流子模块由mos管和rc滤波器构成。电流叠加模块21则由多个mos管并联后与电阻串联构成，滤波模块23则由平板电容构成，分压模块22则包括多个电阻。
42.请参照图4，第三版图区域30则包括由多层金属层构成的信号输入模块。具体地，信号输入模块包括射频信号输入模块以及偏置电压输入模块。
43.其中，射频信号输入模块包括第二焊盘31和输入串联电容32，第二焊盘31和输入串联电容32依次设置于第三版图区域30上方，示例的，第二焊盘31位于第三版图区域30的顶部，输入串联电容32则紧邻第二焊盘31设置，以通过输入串联电容32隔离输入信号的直流分量。
44.需要说明的是，为了减小第二焊盘31的占用面积并减少射频信号衰减，同时保留第二焊盘31的打线功能，本实施例中对构成第二焊盘31的金属层的数量进行了限定。具体地，结合图6所示的内容，构成第二焊盘31的金属层小于或等于两层，优选的，构成第二焊盘31的金属层为两层；同时，第二焊盘31的面积小于第一焊盘12的面积，优选的，第二焊盘31的面积为第一焊盘12面积的80％以下。
45.继续参照图4，偏置电压输入模块则包括输入串联电阻33和第三焊盘34，输入串联电阻33和第三焊盘34依次设置于第三版图区域30下方，即输入串联电阻33紧邻输入串联电容32设置，第三焊盘34紧邻输入串联电阻33设置，且第三焊盘34的结构与第一焊盘12的结构相同。
46.需要说明的是，偏置电压输入模块在实际实施时并非必须设置，因此当第三版图区域30未设置有偏置电压输入模块时，第三版图区域30的第二嵌入槽30a可能会扩张到输入串联电阻33或第三焊盘34所在区域。
47.另一方面，本实施例提供了一种射频功率检测器芯片，采用如上述所述的射频功率检测器芯片版图结构制作而成。
48.以上仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
技术特征：
1.一种射频功率检测器芯片版图结构，其特征在于，包括从左至右依次设置的第一版图区域、第二版图区域以及第三版图区域；所述第一版图区域呈l型并形成有第一嵌入槽，所述第三版图区域呈凹字型并形成有第二嵌入槽，所述第二版图区域的左右两侧分别嵌入第一嵌入槽和第二嵌入槽。2.根据权利要求1所述的射频功率检测器芯片版图结构，其特征在于，所述第一版图区域、第二版图区域以及第三版图区域构成的版图结构呈矩形结构，所述版图结构中设置有多晶层以及多层金属层；所述第一版图区域与第二版图区域之间、所述第二版图区域与第三版图区域之间均通过金属层相连。3.根据权利要求2所述的射频功率检测器芯片版图结构，其特征在于，所述第一版图区域包括由多晶层和多层金属层构成的输入输出模块以及多个防静电模块，输入输出模块设置于远离第二版图区域的一侧，多个所述防静电模块设置于靠近第二版图区域的一侧；所述第二版图区域包括由多晶层和多层金属层构成的射频功率检测器模块，所述第三版图区域包括由多层金属层构成的信号输入模块。4.根据权利要求3所述的射频功率检测器芯片版图结构，其特征在于，所述输入输出模块包括多个第一焊盘，多个所述第一焊盘依次设置于远离第二版图区域的一侧，且构成所述第一焊盘的金属层大于两层。5.根据权利要求4所述的射频功率检测器芯片版图结构，其特征在于，所述信号输入模块包括射频信号输入模块，所述射频信号输入模块包括第二焊盘和输入串联电容，所述第二焊盘和输入串联电容依次设置于第三版图区域上方；构成所述第二焊盘的金属层小于或等于两层，所述第二焊盘的面积为第一焊盘面积的80％以下。6.根据权利要求5所述的射频功率检测器芯片版图结构，其特征在于，所述信号输入模块还包括偏置电压输入模块，所述偏置电压输入模块包括输入串联电阻和第三焊盘，所述输入串联电阻和第三焊盘依次设置于第三版图区域下方，所述第三焊盘的结构与第一焊盘的结构相同。7.根据权利要求3所述的射频功率检测器芯片版图结构，其特征在于，所述射频功率检测器模块包括电流叠加模块、分压模块、滤波模块以及多个功率转电流模块，所述分压模块以及滤波模块位于第二版图区域左下方区域的左上角，所述电流叠加模块紧邻分压模块设置且靠近第三版图区域。8.根据权利要求7所述的射频功率检测器芯片版图结构，其特征在于，所述功率转电流模块由多个功率转电流子模块构成，所述功率转电流子模块由mos管和rc滤波器构成。9.根据权利要求7所述的射频功率检测器芯片版图结构，其特征在于，所述电流叠加模块由多个mos管并联后与电阻串联构成，所述滤波模块由平板电容构成，所述分压模块包括多个电阻。10.一种射频功率检测器芯片，其特征在于，采用如权利要求1-9任一项所述的射频功率检测器芯片版图结构制作而成。
技术总结
本发明涉及集成电路设计技术领域，提供了一种射频功率检测器芯片版图结构及射频功率检测器芯片，版图结构包括第一版图区域、第二版图区域以及第三版图区域；第一版图区域呈L型并形成有第一嵌入槽，第三版图区域呈凹字型并形成有第二嵌入槽，第二版图区域的左右两侧分别嵌入第一嵌入槽和第二嵌入槽。本发明通过将射频功率检测器芯片的版图结构划分为三个不同的版图区域，并将需要静电防护的焊盘统一放置在第一版图区域，将无需静电防护的焊盘统一放置在第三版图区域，将射频功率检测器芯片的主要部件均统一放置在第二版图区域，使得整个版图结构不同版图区域之间更加紧凑，提高了多个版图区域布局时的合理性和紧凑性。多个版图区域布局时的合理性和紧凑性。多个版图区域布局时的合理性和紧凑性。
