首页 > 生活讲堂

数电习题及答案

更新时间:2023-05-26 04:41:59 阅读：评论：0

建筑工程项目-猪肺止咳汤

2023年5月26日发(作者：万圣节前夕)

、时序逻辑电路与组合逻辑电路不同，其电路由组合逻辑电路和存储电路（触发器）

两部分组成。

二、描述同步时序电路有三组方程，分别是驱动方程、状态方程和输出方程。

三、时序逻辑电路根据触发器的动作特点不同可分

为同步时序逻辑电路和异步时序逻辑电

路两大类。

四、试分析图T7.5时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的

状态转换图和时序图。

FF.

JK1 Q

o=°=0 =Q ——

解：驱动方程： — 状态方程：输出方程：.。

I _ _ Y-QQ

J=KQQQQQQ

1 i^o

二。。

状态图：功能：同步三进制计数器

五、试用触发器和门电路设计一个同步五进制计数器。

解：采用3个触发器，用状态000到100构成五进制计数器。

、时序逻辑电路与组合逻辑电路不同，其电路由组合逻辑电路和存储电路（触发器）

（

i）状态转换图

(2)状态真值表

现态次态进位输出

状态转

换顺序

QQQ

2 i 0

；

严

S0 0

0 0 0 1 0

Si 0 1

0 0 1 0 0

9 1 0

0 0 1 1 0

S1 1

0 1 0 0 0

S 0 0

1 0 0 0 1

(4)驱动方程

(5)逻辑图(略)

［题7.1］分析图P7.1所示的时序电路的逻辑功能，写出电路驱动方程、状态转移方程和输出方

程，画出状态转换图，并说明时序电路是否具有自启动性。

进位

轮出

解：

触发器的驱动方程

I ?

J= QQ

2 "

触发器的状态方程

；

二 QQ

QQQQ

io io

210

输出方程丫二

状态转换图如图 A7.1所示

所以该电路的功能是：能自启动的五进制加法计数器。

［题7.3］试分析图P7.3时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路

的状态转换图，并检查电路能否自启动。

解：驱动方程

J= X 兀 Q

o i

J二 X 二

o =1

输出方程

Z = （X QQ

二 “。

）

状态方程

Q/ = JQ■ KQ= （X Q）

00001

二

QQQ" KQ=（X Q） Q

iii o

n 1

= J

二

状态转换图如图 A7.3所示

功能：所以该电路是一个可控的

3进制计数器。

［题7.5］分析图P7.5时序电路的功

写出电路的驱动方程、状态方程和输出方程，画出电路

能, 的状态转换图，并检查电路能否自启动。

解：输出方程

Y=SQQ, -QQQ

020

o o =

I ——

= K

驱动方程

, ,

=SQQ =Q

200

! —

J =QQK

SQQ

二

求状态方程

Q =Q

；

QSQQQ Q

二。。

QQQ

i2i

Q Q

二

SQQQQ

, 2

得电路的状态转换表如表 A7.5所示

表 A7.5

输入现态次态输出

S YY

0 0 0 0 0 0 0 0

0 0 0 0 0 0 0

0 0 0 0 0 0

0 0 0 0 0

0 0 0 0

0 0 0 0 0

i i

i i i

i i i i

i i i

i i i i i i

n i

i i i

i i i i

i i i i i

i i i i

0 0 0 0 0 0 0

0 0 0 0 0 0

0 0 0 0 0

i i

i i i

Q；

出

i 2

0 0 0 0 0

0 0 0 0 0 0

0 0 0

i i i i i i

0 0 0

画出电路的状态转换图如图 A7.5所示

1/10

111 000 001 010 Oil 0700 2^11!

1/00 | I

110

100 101110

图 A7.5

：

SAY

---------------------------------------------------- 5701 ------------------------------------------------------

逻辑功能：这是一个有两个循环的电路，时实现八进制计数、为进位输出，时实

S = 0S =1

现六进制计数、为进位输出。当时存在2个无效态iio、iii，但未形成循环，电路能自启动。

s=i

［题7.6］试用触发器和门电路设计一个同步六进制加法计数器。

解：采用3个触发器，用状态000到i0i构成六进制计数器，设电路的输出为。根据题

JKY

意可列电路状态转换表如表 A7.6 所示

现态次态

状态转

换顺序

S0 0 0 i

进位输出

QQQ

2 i 0

0 0 0 0

0 0 i 0 s 0 i 0

Q广广

Q+

；

0 1 0 0 1 1 0

0 1 1 1 0 0 0

1 0 0 1 0 1 0

1 0 1 0 0 0 1

由状态表求得电路的次态和输出的卡诺图如图 A7.6 (a)所示，其中斜线下方是输出端

状态101、110、111作无效态处理，用X表示。

001.0

(JIQO

ioyo

(

011/0

000/1 X X

1010

由卡诺图得电路的状态方程和输出方程

Q G

：

QQQQ QQ

n1 —— -

t 2

- -

Q QQ

QQQ

2020

Y =QQQ

2t0

由状态方程可得电路的驱动方程

0 -

丄

= QQ

KQKQ

i 0 2 0

二二

最后设计电路逻辑图如图 A7.6(b)

［题7.7］用触发器和门电路设计一个十一进制计数器，并检查设计的电路能否自启动。

解：用4个下降沿触发器设计，设电路的进位输出为，可列电路的状态转换表如表

表 A7.7

的值,

A7.7

触发器的状态输出

的

顺序

0 0 0 0 0 0

1 0 0 0 1 0

2 0 0 1 0 0

Q QQQ

2 1 o

0 0 1 1 0

0 1 0 0 0

0 1 0 1 0

6 0 1 1 0 0

0 1 1 1 0

8 1 0 0 0 0

1 0 0 1 0

10 1 0 1 0 1

11 0 0 0 0 0

驱动方程

D=QQ+QQ

3 3t 0

DQ+QQ+QQ

2220

=Q 2Q

t 0

D=QQ +QQQ

i 3

(

D=QQ+QQ

o io 30

输出方程

Y =00

电路图略

［题7.8］试用触发器设计一个可控型计数器，其状态转换图如图 P7.8所示，A = ，实现

JK0

8421码六进制计数；，实现循环码六进制计数，并检验电路能否自启动。

A = 1

解：本例所设计的计数器有一控制变量存在，设计时将控制变量作为一个逻辑变量画入电路的次态

卡诺图中。设电路的进位输出为，根据题意可画出次态卡诺图如图 A7.8所示

(K)

Ul 1

0010 0110

01 ao

】

000

X loro X

000/1

X 001/1 101.0 ]1 ]?o

X 01 I/O 0100 1100

图中上面两行为时的状态及次态的内容，下面两行为的状态及次态的内容。电路作

M = 0M =1

8421码六进制加法计数器时，110和111为无效状态视为无关项，电路作循环码路进制计数器时， 000和

100为无效态视为无关项。

电路的驱动方程和输出方程（设计时需用 3个触发器）

I= AQJ= AQAQ

J j

2 1 =2Q ? |Q ■ °

二 AQMQK^ AQQKNQ

2 1 20 2

丫 = QQQ

210

逻辑图略

［题7.12］四相八拍步进电机脉冲分配电路的状态转换图如图 P7.12所示。试用触发器和部

分门电路实现之，画出相应的逻辑电路图。

解：用触发器、、、的状态来表示步进电机四相的状态，根据题意可求得四相八拍脉冲分配电路的驱

QQQ_Q

动方程为

o -

3 21 32 2 30

QJQ

』工」

= Q

= QQ

3 = Q2 1

- 3 J 0 J 1

K^ - QK^ - Q

3 = Q2

逻辑电路图略

1 •半导体存储器从存、取功能上可以分为只读存储器和随机存取存储器两大类。

5 •半导体存储器中， ROM属于组合逻辑电路，而 RAM可归属于时序逻辑电路。

习题

［题11.1］假设存储器的容量为 256 x 8位，则地址代码应取几位。

解：&

一、可以用来暂时存放数据的器件叫寄存器 _____________________ 。

二、移位寄存器除 ________ 寄存数据 ________ 功能外，还有移位 ____________________ 功能。

三、某寄存器由触发器构成，有4位代码要存储，此寄存器必须由 _____________ 个触发器构成。

四、一个四位二进制加法计数器，由 0000状态开始，问经过 18个输入脉冲后，此计数器的状

态为 0010 ___________ 。

五、级环形计数器的计数长度是级扭环形计数器的计数长度是

n_ n _ ,n_ 2n ________________

六、集成计数器的模值是固定的，但可以用清零法和置数法来改变它们的模值。

七、通过级联方式，把两片 4位二进制计数器 74161连接成为8位二进制计数器后，其最大模值是

256 ;将3片4位十进制计数器 74160连接成12位十进制计数器后，其最大模值是 4096 。

八、设计模值为 38的计数器至少需要_6 ______ 个触发器

［题8.3］分析图P8.3的计数器电路，画出电路的状态转换图，说明这是多少进制计数器。十六进制

计数器74161的功能表如表

8.2.2所示。

解：采用同步预置数法，。

LD Q

计数器起始状态为 0011,结束状态为1010，所以该计数器为八进制加法计数器。

状态转换图略。

［题8.4］分析图P8.4的计数器电路，说明这是多少进制的计数器，并画出电路的状态转换图。

十进制计数器74160的功能表如表8.2.6所示。

解：该计数器采用异步清零法，

。

计数器起始状态为 0000,结束状态为1000 （状态1001只是维持瞬间），所以该计数器为九进制加法计

数器。

［题8.5］试用十六进制计数器 74161设计十三进制计数器，标出输入、输出端。可以附加必要

的门电路。74161的功能表如表8.2.2所示。

解:

一

E'P

：

1 —

HI LD

74LS16I

计戏算冲£卩_

q a p a

T 0

［题8.6］分析图P8.6的计数器在 =1和=0时各为几进制计数器，并画出相应的状态转换

M M

图。74161的功能表如表8.2.2所示。

解：该计数器采用同步预置数法，二。所以

LDQQ

M -0

时：起始状态为0010,结束状态为1100,所以该计数器为十一进制加法计数器。

=1时：起始状态为0100,结束状态为1100,所以该计数器为九进制加法计数器。状态图略。

［题8.7］分析图P8.7的计数器在 =1和=0时各为几进制，并画出相应的状态转换图。

M M

74161的功能表如表 822所示。

计数貳沖

解：该计数器采用同步预置数法。

LD =MQ

203

QQ-MQQ

M -0

时：起始状态为0000,结束状态为1010 ,所以该计数器为十一进制加法计数器。

M =1

时：起始状态为0000,结束状态为0111，所以该计数器为八进制加法计数器。

状态图略。

［题8.8］设计一个可控进制的计数器，当输入控制变量时为13进制计数器，时为

7进制计数器。标出计数器的输入端和进位输出端。

解：电路采用同步预置数法。二

电路逻辑图如图 A8.8所示

A = 1A = 0

LDAQQ- MQQ

32 21

计敌脉冲

［题8.11］试分析图P8.11计数器电路的分频比（即和的频率比）。74LS1610的功能表如

YCP

表8.2.2所示。

解：两片计数器接成并行进位方式，其中

第1片74160计数，起始状态为 0000,结束状态为1001，为十进制计数器。

第2片74160计数，起始状态为 0110,结束状态为1001，为四进制计数器。

所以该计数电路的分频比 « =

f40

125进制加法计［题8.12］试用同步4位二进制计数器74LS161芯片和必要的门电路来组成一个

数器。要求标出计数器的输入端和进位输出端；画出逻辑连接图。

解：计数的起始状态为 00000000，结束状态为01111101，电路逻辑图如图 A8.12所示

［题8.13］设计一个序列信号发生器电路，使之在一系列信号作用下能周期性地输出

“ ”的序列信号。

解：根据题意电路可由计数器 +组合输出电路两部分组成。

第一步：设计计数器

序列长度S=d1，设计一个模11计数器，选用74LS161，设定有效状态为 =0101〜1111。

QQQQ

320

第二步：设计组合电路

设序列输出信号为,则计数器的输出和序列之间的关系如表A8.13所示。

QQQQ

320

表 A8.13

QQQ

3 Q? 1 0 L

1 0 1 0 1

1 0 1 1 0

0 0 0 0

0 0 0 1

0 0 1 0

0 0 1 1

0 1 0 0

0 1 1 1 0

1 0 0 0 1

1 0 0 1 0

1 0 1 0 0

1 0 1 1 1

1 1 0 0 0

1 1 0 1 1

1 1 1 0 1

1 1 1 1 1

化简得组合逻辑电路表达式为：

210

QQQ QQQ QQ

2103020

••Q

最后电路图如图 A8.13所示（其中组合部分略）

组合电路

ET 74161 LD

些-

CP D„ Q DD® ~[ 1' [' I

、妙】

［题8.14］图P8.14是由同步十进制计数器 74160和3线-8线译码器74LS138组成的电路。分析电

路功能，画出74160的状态转换图和电路输出的波形图。

YiLICP

蜀

¥|

Qo Qi Q Q

耳

74LS160

74LS13

CP— >CP

% 口 D

解：74160接成八进制计数器，计数状态从 0000到0111,电路输出波形如图 A8.14所示

[题 8.15]

试设计一个具有控制端的序列信号发生电路。当分别为0和1时，在时钟

MMCP

作用下，电路输出端能分别周期性地输出 1001 1010和0011 0101的序列信号。用74LS161芯片

丫

和门电路实现。

解：第一步：设计计数器

序列长度，则只用

S =8

74LS161的0从000到111状态即可。

QQQ

第二步：设计组合电路

根据题意，计数器的输出

QQQ

，控制端和序列之间的关系如表 A8.15所示。

表 A8.15

0 0 0 0

0 0 0 1

0 0 1 0

0 0 1 1

0 1 0 0

0 1 0 1

0 1 1 0

0 1 1 1

1 0 0 0

1 0 0 1

1 0 1 0

1 0 1 1

1 1 0 0

1 1 0 1

1 1 1 0

1 1 1 1

化简得组合逻辑电路表达式为：

20212020

Q MQQ MQQ QQQ

电路图略

一、单项选择题

1•组合逻辑电路通常由 ______ 组和而成。

(a)记忆元件 (b)门电路 (c)计数器 (d)以上均正确

答案(b)

2 .能实现算术加法运算的电路是 _______ 。

(a)与门 (b)或门 c)异或门 d)全加器

3. N位二进制译码器的输出端共有 ______ 个。

((

答案(d)注释：与门，或门，异或门等实现的是逻辑运算，半加器，全加器，加法器实现的是算术运算

(b) 2(a) 2n 个

个 c) 16 个 d) 12 个

答案(b)

4. 3线-8线译码器74LS138，若使输出乂=0,则对应的输入端 AAA应为 ___________ .

)

(b) 100 (c) 101 (d) 110 (a) 001

G、、的电平信号为 _______ 。 5 .要使3-8线译码器正常工作，使能控制端

GAGB

；

答案(c)

(a) 011 (b) 100 (c) 000 (d) 0101

答案(b)

二、试用3线—8线译码器 74LS138和门电路实现一个判别电路，当输入的三位二进制代码能被2 整除时电

路输出为1,否则为0。

答案：根据题意，写出真值表，如表R5.4所示。

表 R5.4

A B C

0 0 0 0

0 0 1 0

0 1 0 1

0 1 1 0

1 0 0 1

1 0 1 0

1 1 0 1

1 1 1 0

((

丫

A -

B —

C -

由表R5.4,得出，丫 = ^4^6由于74LS138的输出£为，因此令

AC - ABC AB^m,

m，则得 Y • g 根据上式画出逻辑图，如图

；二丫丫丫

A=A,B=A,C = A

R5.3

所示。

2 4 6

四、用与非门实现4变量多数表决电路，即当4个变量中有3个或3个以上的变量为1时，输出为

1。

答案：(1)四变量多数表决电路的真值表如表R5.6

表 R5.6

A B C D Y A B C D Y

0 0 0 0 0 1 0 0 0 0

0 0 0 1 0 1 0 0 1 0

0 0 1 0 0 1 0 1 0 0

0 0 1 1 0 1 0 1 1 1

0 1 0 0 0 1 1 0 0 0

0 1 0 1 0 1 1 0 1 1

0 1 1 0 0 1 1 1 0 1

0 1 1 1 1 1 1 1 1 1

由表R5.6，写出Y的表达式：用卡诺图化简，如图 R5.5

Y = ABCD - ABCD - ABCD - ABCD

。

化简得Y =BCD - ACD - ABD - ABC将变换得，写出逻辑图，如

Y = BCD ACD ABD ABC

图 R5.6

01 110

0 0 0 0

0 0 0

0 1

（

0 0 0

［题5.1］分析图P5.1所示组合电路，写出输出的逻辑函数式，列出真值表，说明逻辑功能。

A —

B —

o 2

L138

一 &_ Y

5V —

丫

—c

3 7

解：（1）写出输出的逻辑函数

该电路式由3线—8线译码器 74LS138和一个与门构成。使能端=1,§ =S广时，译码器处

于译码状态，其输出为 , 是由 , , （或图中A,B,C ）构成的最小项。

Y=mmAAA

Y = mA A

）

。=民

Y= m^ = AA| A

7 2 o

将二二二代入上述各式，变为:

AA, ABACY,Y

20z

Y^ABC

YABC

二

Y =YYABC ABC =(A B C)(A B AB AB AC AC BC BC

；

二

(2) 列出真值表，女口表A5.2所示。

表 A5.2

(3) 分析逻辑功能

由真值表A5.2可知，当A二B二C=0时，

Y =0 ;当 A=B=C=1 时，Y =0 因此，

该电路是一个不一致电路，即当 A,B,C相

A B C

0 0 0 0

0 0 1 1

0 1 0 1

0 1 1 1

1 0 0 1

1 0 1 1

1 1 0 1

先权高低

同时，为0; A, B,C不同时，为1。

［题5.4］电话室对3种电话编码控制，按紧急次序排列优是：

火警电话、急救电话、报警电话试设计该编码电路。

设火警为A，急救为B,报警为C,,分别编码00、电路如

01、10,列真值表A5.6。画卡诺图图A5.2(a)。

图A5.2(b)所示。

表 A5.6

00 01 11 10

0 0 0

1 0 0 0 0

00 01 11 10

X 0

0 0 0 0

A B C

0 0 0

0 0 1 1 0

0 1 0 0 1

0 1 1 0 1

1 0 0 0 0

0 1 0 0 1

1 0 0 0 1

1 1 0 0 1

X X

F=AB

’

(

)

厂

［题5.8］某学校有三个实验室，每个实验室各需 2kW电力。这三个实验室由两台发电机组供电, 一台

是2kW，另一台是4kW。三个实验室有时可能不同时工作，试设计一逻辑

电路，使资源合理分配。

解：(1 )分析题意

设输入变量为、、C表示三个实验室，工作为 1,不工作为0;

设输出变量为、，分别表示2kW , 4kW的发电机，启动为 1,不启动为0。

(2)列真值表分析过程可列出真值表如表A5.9所示。

表 A5.9

A B

0 0 0 0 0

0 0 1 1 0

0 1 0 1 0

0 1 1 0 1

1 0 0 1 0

1 0 1 0 1

1 1 0 0 1

X Y

(3)画卡诺图

1 1 1 1 1

由真值表画出卡诺图，如图图A5.6所示。

(4) 逻辑表达式

将图A3-6-1 ( a)的卡诺图化简得

X 124,7)

八

(

Y » (3,5,6,7)

=A B C

二二

二

AB BC AC

画逻辑电路图由逻辑表达式可画出逻辑图，如图A5.7所(5)

示。

［题5.9］用全加器实现4位8421BCD码

解：用全加器实现 4位8421BCD码相加时，其和是二进制码。当和数小于等于 9时，8421BCD

码与二进制码相同。但当和数大于 9时，8421BCD码产生进位(逢十进一)，所以用二进制全加器

8421BCD码。转换原理：4位二进制对两个8421BCD码相加后，需要将二进制表示的和数转换成

9时，就应加6实现逢数是逢十六进一，4位BCD码是逢十进一，所以当二进制数表示的和数大于

十进一，而小于等于 9不加6，电路如图A5.8所示。

A3 —

—C

—3

—S

— S

2 -

74 283

B74283

—

7485 F

A>B A=B

［题5.11］在某项比赛中，有 A , B , C三名裁判。其中 A为主裁判。当两名(必须包括 A在内)或两名以上

裁判认为运动员合格后发出得分信号。试用 4选1MUX设计此逻辑电路。

A5.11所示。

①确定地址输入变量令

AAo

= AB

。

O写出F的表达式。

解 ①列出真值表。设合格为1，不合格为0, A , B , C为输入逻辑变量，F为输出逻辑变量，其真值表如表

F ABC ABC ABC ABC AB

二二

0确定

，使。把F表达式与4选1MUX的功能表达Y式相比较，并取 , 二,

DOf (D)

= D

°D

二 , =

，则有。

0画逻辑图如图A5.11所示。

_c° S

—A

----- A

D DD

0 1 2 3

MUX

表A5.11 真值表

输入输

出

A B C F

0 0 1 0

0 1 0 0

0 1 1 0

1 0 0 0

1 0 1 1

1 1 0 1

1 1 1 1

［题5.12］试用双四选一 74LS153设计全减器电路。

解：(1)列真值表，如表A5.12所示。分别为被减数，减数，为低位向本位的借位,

，

为本位向高一位的借位。

表 A5.12

A BCSC

i i i i

丄

0 0 0 0 0

0 0 1 1 1

0 1 0 1 1

0 1 1 0 1

1 0 0 1 0

1 0 1 0 0

1 1 0 0 0

1 1 1 1 1

(2)表A5.12的逻辑函数与四选一的输出逻辑函数对比。并画出逻辑图对比可采用逻辑函数式对比，也可

以采用真值表对比。

方法一：采用逻辑函数式对比

表A5.12的输出的表达式分别为 =A」+」+』

SGS BcABC+ ABCABC

，

iid i

G = A B G * A BC* A BC+ A BCC

4 j jijji i

丄」」对于输出

厂分别进行设计，先设计。利用 74LS153

的一个四选一，如令则

Y1=S

= AiGiGiiG

BG +A+ AB+AB

丄」」」

=4AADAADAAD

厲口

0 1011 1012 10

D=CDD- C

10 i11 j12 i13 i

二」二

。

CDC

令

A, = A, A= B

o i

则上两式对比结果为

设计。与上述方法同，令 74LS153的，则有厶』画出

CY= CD= GD= 1Q= 0, D= G

i2 i20 21 22 23

逻辑图，如图A5.12所示。

，

i i

-i

［题5.14］用8选1数据选择器74LS151实现逻辑函数

Z =ABC AD ACD

解：当使能控制端 =0时，8选1数据选择器输出与输入之间的关系表示为

丫-(AAAjD(AAOD(AAJD(弘人心

o 2A1 2A2

(AAOD (AAAD(AAOD

2A4 06 2A7

(AAA)D

)

8选1数据选择器有3位地址输入(n=3),能产生任何形式的四变量以下的逻辑函数，故可将给定的函数式

化成与上式完成对应的形式

z =ABC A(C (B(BD

CB D AB C

)))

二

ABC ABCD ABCD ABCD BCD ABCD ABCD

=ABC 1 ABC 0 AC 0 A 0 BC D D

BBCABC D AC D ABABC

对照Y, Z两式，令=Z可得

A = AA = B=C

、、人

D=1,

D= D = D = 0

D = D = D = D = D

4567

电路的接法如图A5.14所示。

74LS151

0 i 2 3 4

DDDD

三、试画出用三个二输入的“与非”门实现的等效逻辑电路图。

A B

解：将表达式化成“与非一与非“表达式如下后，即可画出电路图。

L二A B二A B二此 B

q&j—i

题4.2电路如图4.2（a）、b）、c）、d）所示，试找出电路中的错误，并说明为什么。

（（（

（）

图（a）:电路中多余输入端接“ 1”是错误的，或门有一个

输入为 1,输出即为1。

:电路中多余输入端接“ 0 ”电平是错误的，与门输入有一个为 0，输出即为0。。

图(b)

:电路中两个与门输出端并接是错误的，会烧坏器件。因为当两个与非门的输出电平不相

图(c)

等时，两个门的输出级形成了低阻通道，使得电流过大，从而烧坏器件。

图（d）:电路中两 OC门输出端虽能并接，但它们没有外接电阻至电源，电路不会有任何输出电

压，所以是错误的。

题4.3如图P4.3所示的电路，写出输出端的逻辑函数式，并分析电路的逻辑功能。

解：由题意知：输出为A，输出为B，输出为，输出为。

YYABAB

234

丫丫

根据oc门的线与功能，可以求得的逻辑函数：二二二二，该电路实现异或

功能。

题4.5 CMOS门电路如图P4.5所示，分析电路的功能，写出功能表，并画出相应的逻辑符号。

YABgABAB • ABAB

解：真值表见表 A4.5所示。

A Y

高阻

0 0 1

0 1 0

分析：=1时，TG截止，输出高阻态=0时，TG导通，

巨巨

；

Y=A

逻辑符号如图A4.5。

解：a) 是一个六输入的与非逻辑关系；

(

L^ABC • DEF =ABCDEF

(b) 二是一个六输入的或非逻辑关系;

LA B (C D EH A B C D E

LABCDE

(d)

L = A B CgD E F=A B C D E F

题4.14 用增强型NMO管构成的电路如图 4.14所示。试写出的逻辑表达式。

一、选择题

(1) 满足 b 时，与非门输出为低电平。

(a) 只要有一个输入为高电平

(b) 所有输入都是高电平

(2) 对于未使用的或非门输入，

正确的处理方法是 _a

(a) 连接到地

(b) 直接连接到Vcc

(3) 异或门的等效电路包含 _b 。

(a) 两个或门、一个与门和两个非门

(b) 两个与门、一个或门和两个非门

五、利用逻辑代数的基本公式和常用公式化简以下各式。

(4)(5)八」

ABC (A B)C Y A,B,C,D m(i =0,1,2,4,5,6,7,14,15)

六、用卡诺图化简法化简以下逻辑函数

(1) 二 ( 2)二

Y AB ABC AB Y AB ABD AC

BCD

七、用卡诺图化简法化简以下逻辑函数

(1Y =ABC ABC ABC ABC ABC BC=0

) 给定的约束条件为入

(2) 给定的约束条件为 A二B =0

Y = ABC - ABC - ABCD

［题2.5］写出下列各式的反函数。

(1)(4)

Y =(A BC)CD Y =ABC (A B C)AB BC AC

［题2.6］写出下列各式的对偶式。

(1)二(2)

Y AB C D E Y =(A B C)(AB CD) E

［题2.13］化简下列逻辑函数(方法不限)。

(1Y =AB AC CD D (2Y =(A B)D (AB BD)C ACBD D

) )

五、4. C 5.

AC - BC - AD

六、1.=B

Y AC

00 01 11 10

0 0

「

1 1

0 0 0 0

00 01 11 10

0 0

1 1

0 0 0 0

七、(1) 二 ;

Y A BC BC

(2)

Y AC BC Y AC AC Y BC BC Y BC AC

二或二或二或二 ;

[题 2.5]1.

解:

Y =A*(B C) C D =A C D

Y =(A B C)L[ABC (A B)(B C)(A C)]

4.解：

=(A B C)L[ABC AB BC AC]

=ABC ABC ABC ABC

[题 2.6] 1.

Y' =(A B)CDE

Y' =((A B C)(AB CD) E)' =(ABC) (A B)(C D)E =ABC (A B)(C D)E

[题 2.13]1. 二2. 二或二

Y A B C D Y AB AC D Y BC AC D

一、填空题

1. 在时间和数值上都是连续变化的信号是

.模拟— 信号；在时间和数值上是离散和量化的信号是

数字信号。

2. 表示逻辑函数常用的方法有4种，它们是 _真值表，—逻辑

函数式—,—逻辑图—,—卡诺

图—

。

二、请完成下列题的进制转换

(1011001)=(

) (16.6875) =( )

10102

2. 1. 89; 2. 10000.1011

［题1.11］写出下列BCD码对应的十进制数。

(1) (2) ) 答596; 247; 2796

)

8421

BCD

8421BCD

：

）。、填空题1 .十进制数315转换为二进制数为（

A. 0001 1001 1001 B. 0001 0011 1011

C. 0100 1001 1101 D . 0100 1001 0110

2. 8421BCD码（01010010）转换为十进制数为

（

A. 38 B. 82 C. 52 D. 28

3. 有一个8位D/A转换器，设它的满度输出电压为

压为（）。

A . 12.5V B . 12.7V C . 23.7V D . 25V

）。

25.5V，当输入数字量为 11101101时，输出电

4 .如果异步二进制计数器的触发器为10个，则计数状态有（）种。

A . 20 B . 200 C . 1000 D. 1024

5 . 一片存储容量为8K*4的只读存储器ROM芯片应该有（）条地址线。

A . 10 B . 11 C . 2 D. 13

6. 对于四位二进制计数器，初始状态为0000,经过100个脉冲后进入（）状态。A . 0100 B . 00

C. 0011 D. 1000

7. 下列说法正确的是。

（）

B . COMS集成门电路集成度

A .双极型数字集成门电路是以场效应管为基本器件构成的集成电路;

高，但功耗较高；

C . TTL逻辑门电路是以晶体管为基本器件构成的集成电路；

D . TTL逻辑门电路和COMS集成门电路不能混合使用。

& 一个4位串行数据，输入 4位移位寄存器，时钟脉冲频率为 1KHZ，经过（）可以转换为4

位并行数据输出。

A . 8ms B . 4ms C . 2ms D . 1ms

9 . 下列逻辑代数基本运算关系式中不正确的是（）。

A . A+A=A B . AZA C . A+0=0 D . A+1=1

）个时钟脉冲CP后产生一个输出信号。 10 . 4分频电路是指计满（

A . 2 B . 4 C . 6 D . 8

1 1 .下列逻辑电路中为时序逻辑电路的是。

（）

A.变量译码器 B.加法器C.数码寄存器D.数据选择器

12. N个触发器可以构成能寄存（）位二进制数码的寄存器。 A. N- 1 B. N

C. N+1 D. 2N

13. 有一个与非门构成的基本锁存器，欲使该锁存器保持原态即 Q

n+1

）

=d则输入信号应为（

）。

A. S= R= 0 B. S= R= 1 C. S= 1, R二 0 D. S="0, R= 1 - —

14. 逻辑表达式(A+ B) • (A+ C) = ( )。

A. AB + AC B. A+ BC C. B + AC D. C+ AB

15. 设则它的反函数是( )

F = AB CD

。

A. B. C. D.

A BC D

(A B)(C D) (A B)(C D)

16. 最小项的逻辑相邻项是（）。

A. ABCD B. C. D.

ABCD ABCD ABCD

17. 对于JK触发器，输入J = 0, K= 1, CP脉冲作用后，触发器的次态应为）。 A. 0 B. 1

（

C. d D.不确定

18. —个T触发器，在T=0时，加上时钟脉冲，则触发器（）。

A. 翻转 B.置1 C.保持原态 D.置0

）。 A . F=AB 19 .比较两个一位二进制数 A和B,当A=B时输出F=1,则F的表达式是（

ABCD

B. C. D. F=A O B

F =AB AB

20. 二输入端或非门，其输入端为A、B,输出端为Y，则其表达式Y= （）。 A . AB B.

C. D. A+B

A B

1. 构成组合逻辑电路的基本逻辑单元电路是（）。

）和转换速度两个参数描述。

丿极数码管。

R=1S=0

, ,则触发器直接置成（

2. 体现A/D和D/A转换器的工作性能的技术指标，可采用（

3. 当七段显示译码器的输出为高电平有效时，应选用共（

4. 触发器异步输入端为低电平有效时，如果异步输入端 ^

态。

5. 数字电路中，常用的脉冲波形产生电路是（）

器。

6. 几个集电极开路

与非门（OC门）输出端直接相连，配加负载电阻后实现（）功能。

7. 对于D/A转换器，其转换位数越多，转换精度会

越（）

&若用二进制代码对 48个字符进行编码，则至少需要（）位二进制数。

9. 一个逻辑函数，如果有 n个变量，则有（）个最小

项。

10. 十六路数据选择器，其选择控制输入端有（）

个。

三、分析计算题（共 32分）

1.八选一数据选择器 74LS151的真值表如下表，图为由八选一数据选择器构成的组合逻辑电路，图中

）状

。

aa。、bb为两个二位二进制数，试列出电路的真值表，并说明其逻辑功能。 10分）

110

（

丨

74LS151

厂

二

—

DDDDD D

01 2 3 4 7

D D

2 •写出下图所示电路中各触发器的驱动方程、状态方程，画出其状态表、状态图、时序图，并且分

析电路的功能。（16分

）

计数脉冲

清零脉冲

3.两相脉冲产生电路如下图所示，试画出在 CP作用下

122

、的波形，并说明 ”、的相位差。

触发器的初始状态为

0。

--------- yiK

^Tmj-LTLnTL

D/A转换器。已知R=20K ,V=20V ;当某位数为0,开关接地, 运放图示

ref

为1时，开关接

反相端。试求（1） V的输出范围；⑵当时，V=?

DDDD=111O

四、设计题

1.举重比赛中有 A、B、C三名裁判，A为主裁，当两名或两名以上裁判（必须包括

A在内）认为

运动员上举杠铃合格，才能认为成功。（1）要求列真值表用与非门电路设计该逻辑电路。（2）用

74LS138芯片配合适当的门电路设计该逻辑电路。

2 •试利用四位同步二进制计数器 74HCT161的清零计数功能设计一个 24进制计数器。

3•试利用555定时器产生一个周期性的矩形脉冲信号，使其高低电平之比近似为

为1kHz,画出实现电路图，标明参数关系。

、选择题

1 2 6 8 10 11 12 16 18 20

B C C D C B C B C B B B C A A C D C D A

7: 3，振荡频率

3 4 5 7 9 13 14 15 17 19

、填空题 1 •逻辑门电路；2•转换精度；3•阴；4. 1; 5•多谐振荡器；6•线与；7.高；& 6;

9. 2

； 10・ 4

三、分析计算题

（10分）1 .函数F表达式为：（4分）

b a b F

0 1

。

1 0 0 0

F SimD mD m D m D mD mD mD

八二

001122334455

i =0

m D mD^ baab ba abba ab baab

667010101001010101

= b°o ojd = ° ° j

0 0 0 1 0

2 • （）驱动方程：（2 分）。= K 1°=

0 0 1 0 0

0 0 1 1 1

0 1 0 1 0

分）

0 1 1 0 0

0 1 1 1 0

1 0 0 0 0

1 0 0 1 0

1 0 1 0 0

1 0 1 1 0

1 1 0 1 0

1 1 1 0 0

1 1 1 1 1

函数真值表（4分）该电路可以实现两个二位二进制数是否相等的判定。

QQQ 心二 Q心二 QQJ二

；：

JQQ

二

；

0 3

n1Jnn

0 1 0 0 0

（2 ）将驱动方程带入 JK触发器的特性方程，

= Q KQ

得时序电路的状态方程：4

（

（2分）

aab -baaaba

玄占。@4 二二 d

Jq 二

=30 0

计数脉冲序号

0 0 0 0 0 0 0 1 0

1 0 0 0 1 0 0 0 1

2 0 0 1 0 0 0 1 1

6 0 1 1 0 1 0 1 1

8 1 0 0 0 0 1 1 0

QQQQQQ

32130

°[

0 0 1 1 1 0 0 0

0 1 0 0 1 0 1 0

0 1 0 1 1 0 0 1

0 1 1 1 0 1 0 0

1 0 0 1 0 0 0 0

nnnn+1n+1n+1

n +

Q=QQ -Qg

oo1

n1nn1

：

Q=QQQQQQQg

2n0 =

：（；：：

，Q，

；

3分）（3）画出状态表，设初态为代入状态方程进行计算，得状态表（

QQQQ=OOOO

321

（4）画出状态图：（2分）5）画出时序图: （4分）

（

123456789 10

Qo — — — — I_ -

2 _________________________________ ____________________________________________________

3 _______________________________ I L

（6）由状态图和时序图可以看出，该电路是一个十进制加法计数器。

3 .由图可得片、

的逻辑表达式

1 =Q22 二 Q1Q2 Qi Q2 ，

，

、的波形如下图所示。由波形

图可知，超前

一个CP周期。

4 . 解：（1

）

沖肿）

当D全为0时，V为0;当D全为1时，V为-9.375 , V。的输出范围0~-18. 75V ; （2）当

DDDD=111O

时，二 _字二

v 14 -17.5V

四、设计题（共27分）

（12分）1 .合格-1 ;不合格-0;成功-1 ;不成功-0

A 0 0 0 0 1 1 1 1

B 0 0 1 1 0 0 1 1

& O-

——

C 0 1 0 1 0 1 0 1

0 0 0 0 0 1 1 1 F

+5V GY

F 二 ABC ABC ABC 二 AB AC 二 AB • AC

（8分）2 .首先两片161级联（低位芯片的 TC作为高位芯片

的计数使能信号），构成256进制计数器。从0000 状态开始计

1 o

丫

数，当输入第 24个CP脉冲（上升沿）时，

输出电路图如下。输出 QQQQQQQQ

7 65 4 7 65 4

138

=00011000,同过与非门译码后，反馈给两个芯片的端一个清

零信号，立即使QQQQQQQ

7 65 4 7 65

Q返回00000000状态，接着端的清零信号也随之消失，

4HCT161重新从0000状态开始新的计

数周期。这样就跳过了 00011001~11111111八个状态，获得了

24进制计数器。

ET LD A

CP2

TR TR

SPk

鬥（R1

—

NE555

0.1

萨

波形图略

三、分析下图所示逻辑电路的最简与或逻辑表达

（10 分）

解：

R = （A㊉ B）・（C ㊉ D） P= ABCD , P=

2 3

ABCD

F =RPP=（A㊉ B ）・（C㊉ D ）+ABCD +ABCD -

ABCD ABCD ABCD ABCD ABCD ABCD

毕业论文格式范文-高三综合素质评价

本文发布于:2023-05-26 04:41:58，感谢您对本站的认可！

本文链接：https://www.wtabcd.cn/zhishi/a/1685047319176911.html

本文word下载地址：数电习题及答案.doc

本文 PDF 下载地址：数电习题及答案.pdf

上一篇：2023-2024公用设备工程师之(暖通空调+动力)基础知识易错题集锦

下一篇：返回列表

标签：sqq

留言与评论（共有 0 条评论）