分流稳压器的制作方法
1.本发明涉及一种分流稳压器(shunt regulator)。
背景技术：
2.图5为表示以往的分流稳压器的电路图。
3.图5的分流稳压器包括基准电压电路101、误差放大器(error amplifier)102、n型金属氧化物半导体(negative-channel metal oxide semiconductor，nmos)晶体管103以及分压电阻r1、分压电阻r2。
4.分流稳压器若输入有电源电压vin，则在外接电阻110中流动电流，利用由此产生的输出电压vout将负载111驱动。若将电阻值r的外接电阻110中流动的电流设为ir，负载111中流动的电流设为io，分流稳压器ic中流动的电流设为ic，则输出电压vout由以下的式子表示。
5.vout＝vin-ir/r＝vin-(io+ic)/r
6.分流稳压器中，nmos晶体管103调整电流ic而获得所需的输出电压vout。即，关于分流稳压器，由于ir＝io+ic，因而需要预估分流稳压器ic中流动的电流ic来决定电流ir(例如参照专利文献1)。
7.[现有技术文献]
[0008]
[专利文献]
[0009]
[专利文献1]美国专利第8085006号说明书
技术实现要素：
[0010]
[发明所要解决的问题]
[0011]
但是，所述分流稳压器在包括在运行时流动大的电流的电路(例如非易失性存储器)的情况下，需要也预估所述电路的动作电流来决定电流ir，因而当所述电路不运行时，nmos晶体管103需要流动所述程度的电流。因此，以往的分流稳压器有下述问题，即：在所述电路不运行的通常动作时，浪费地流动大的电流等。
[0012]
本发明是鉴于所述问题而成，其目的在于提供一种分流稳压器，即便包括在运行时流动大的电流的电路，也可减小通常动作时的消耗电流。
[0013]
[解决问题的技术手段]
[0014]
本发明的一实施例的分流稳压器包括：输出端子，经由外接电阻连接于电源端子；电容器，连接于所述输出端子与接地端子之间；分压电路，串联连接于所述输出端子与所述接地端子之间；输出晶体管，连接于所述输出端子与所述接地端子之间；第一基准电压电路，输出第一基准电压；误差放大器，基于所述分压电路的输出端子的电压及所述第一基准电压来控制所述输出晶体管；非易失性存储器；存储器控制电路，向所述非易失性存储器输出数据的读出信号；以及电压检测电路，检测所述输出端子的电压达到允许所述非易失性存储器的数据读出动作的规定电压，向所述存储器控制电路输出检测信号，且所述非易失
性存储器的动作电流是从所述电容器供给。
[0015]
[发明的效果]
[0016]
根据本发明的分流稳压器，在输出端子设置电容器，且包括检测输出电压的电压检测电路，因而即便包括在动作时流动大的电流的电路，也可减小通常动作时的消耗电流。
附图说明
[0017]
图1为表示本实施方式的分流稳压器的框图。
[0018]
图2为表示本实施方式的电压检测电路的一例的电路图。
[0019]
图3为表示本实施方式的电压检测电路的另一例的电路图。
[0020]
图4为表示本实施方式的电压检测电路的另一例的电路图。
[0021]
图5为表示以往的分流稳压器的框图。
[0022]
[符号的说明]
[0023]
11、23、25：基准电压电路
[0024]
12：误差放大器
[0025]
13、14、21、22：电阻
[0026]
15、29：nmos晶体管
[0027]
16：非易失性存储器
[0028]
17：存储器控制电路
[0029]
20：电压检测电路
[0030]
24、26：比较器
[0031]
27：sr锁存电路
[0032]
28：恒流电路
[0033]
100：分流稳压器
[0034]
110：外接电阻
[0035]
111：负载
[0036]
112：电容器
具体实施方式
[0037]
以下，参照附图对本发明的分流稳压器进行说明。
[0038]
图1为表示本实施方式的分流稳压器100的框图。
[0039]
作为示例，分流稳压器100包括在数据读出时流动大的电流的非易失性存储器。另外，外接电阻所流动的电流设定为不考虑非易失性存储器的动作电流的量。
[0040]
图1的分流稳压器100包括基准电压电路11、误差放大器12、构成分压电路的电阻13及电阻14、作为输出晶体管的nmos晶体管15、非易失性存储器16、存储器控制电路17、电压检测电路20、外接电阻110以及电容器112。
[0041]
电阻13及电阻14串联连接于输出端子与接地端子之间。误差放大器12在反转输入端子-连接有基准电压电路11的输出端子，在非反转输入端子+连接有分压电路的输出端子fb(电阻13与电阻14的连接点)，输出端子连接于nmos晶体管15的栅极。电压检测电路20的输入端子连接于分流稳压器100的输出端子，输出端子连接于存储器控制电路17的输入端
子。存储器控制电路17的输出端子连接于非易失性存储器16的输入端子。非易失性存储器16的输出端子例如连接于分压电路的控制端子或基准电压电路11的控制端子。电容器112连接于分流稳压器100的输出端子与接地端子之间。外接电阻110连接于输入有电源电压vin的电源端子与分流稳压器100的输出端子之间。负载111连接于分流稳压器100的输出端子与接地端子之间。
[0042]
非易失性存储器16保存有分流稳压器100的电路参数的数据，例如基准电压电路11或分压电路的调整用数据。非易失性存储器16具有可读出数据的电压范围，若为读出最低电压以下，则不保证读出的数据。存储器控制电路17根据电压检测电路20的检测信号vdet，输出读出非易失性存储器16的数据的控制信号vcnt。电压检测电路20检测分流稳压器100的输出电压vout达到允许非易失性存储器16的动作的规定电压，输出检测信号vdet。
[0043]
图2为表示本实施方式的电压检测电路20的一例的电路图。
[0044]
电压检测电路20包括构成分压电路的电阻21及电阻22、基准电压电路23以及比较器24。
[0045]
电阻21及电阻22连接于输出端子与接地端子之间。比较器24在非反转输入端子+连接有分压电路的输出端子fb2(电阻21及电阻22的连接点)，在反转输入端子-连接有基准电压电路23的输出端子，从输出端子输出检测信号vdet。
[0046]
如所述那样构成的分流稳压器100如以下那样运行。
[0047]
若输入有电源电压vin，则在外接电阻110中流动电流并在输出端子进行输出电压vout的输出。输出电压vout通过对连接于输出端子的电容器112进行电荷充电从而缓缓上升。因此，电压检测电路20的分压电路的输出端子fb2的电压也缓缓上升。比较器24若在非反转输入端子+输入的输出端子fb2的电压成为基准电压电路23的基准电压vref1以上，则输出hi(高)电平的检测信号vdet。
[0048]
存储器控制电路17若在输入端子从电压检测电路20的输出端子输入有hi电平的检测信号vdet，则进行锁存，从输出端子向非易失性存储器16的输入端子输出hi电平的控制信号vcnt。非易失性存储器16若输入有hi电平的控制信号vcnt，则开始读出数据。
[0049]
非易失性存储器16的数据读出动作需要大的电流，但此电流是由蓄积于电容器112的电荷供给。因此，电容器112的电压、也就是输出端子的输出电压vout因非易失性存储器16的数据读出动作而缓缓降低。此处，基准电压vref1设定为在非易失性存储器16的数据读出动作结束之前，输出电压vout不低于读出最低电压的电压。另外，若非易失性存储器16的数据读出动作结束，则输出端子的输出电压vout与电容器112的电压一起缓缓上升，进入通常的动作状态。而且，存储器控制电路17构成为，解除电压检测电路20的检测信号vdet的锁存，即便再次接收检测信号vdet，也不输出控制信号vcnt。
[0050]
如以上所说明，本实施方式的分流稳压器100设为下述结构，即：电压检测电路20检测输出端子的输出电压vout达到非易失性存储器16的数据读出动作所需要的电压，电容器112供给数据读出动作所需要的电流，因而可减小通常动作时的消耗电流。
[0051]
图3为表示本实施方式的电压检测电路20的另一例的电路图。
[0052]
电压检测电路20包括构成分压电路的电阻21及电阻22、构成上限电压检测电路的基准电压电路23及比较器24、构成下限电压检测电路的基准电压电路25及比较器26、以及sr锁存电路27。
[0053]
电阻21及电阻22连接于输出端子与接地端子之间。比较器24在非反转输入端子+连接有分压电路的输出端子fb2(电阻21及电阻22的连接点)，在反转输入端子-连接有基准电压电路23的输出端子，从输出端子输出上限检测信号。比较器26在反转输入端子-连接有分压电路的输出端子fb2(电阻21及电阻22的连接点)，在非反转输入端子+连接有基准电压电路25的输出端子，从输出端子输出下限检测信号。sr锁存电路27在设置端子s连接有比较器24的输出端子，在重置端子r连接有比较器26的输出端子，从输出端子q输出检测信号vdet。
[0054]
如所述那样构成的分流稳压器100如以下那样运行。
[0055]
若输入有电源电压vin，则在外接电阻110中流动电流而在输出端子进行输出电压vout的输出。输出电压vout通过对连接于输出端子的电容器112进行电荷的充电从而缓缓上升。因此，电压检测电路20的分压电路的输出端子fb2的电压也缓缓上升。比较器24若在非反转输入端子+输入的输出端子fb2的电压成为基准电压电路23的基准电压vref1以上，则输出hi电平的上限检测信号。
[0056]
sr锁存电路27若在设置端子s输入有hi电平的上限检测信号，则从输出端子q输出hi电平的检测信号vdet。存储器控制电路17若在输入端子从电压检测电路20的输出端子输入有hi电平的检测信号vdet，则从输出端子向非易失性存储器16的输入端子输出hi电平的控制信号vcnt。非易失性存储器16若输入有hi电平的控制信号vcnt，则开始读出数据。
[0057]
图3的电压检测电路20包括比较器26及基准电压电路25。基准电压电路25设定为输出端子的输出电压vout不低于非易失性存储器16的读出最低电压的电压。因此，若分压电路的输出端子fb2的电压低于基准电压vref2，则比较器26从输出端子输出hi电平的下限检测信号。
[0058]
sr锁存电路27若在重置端子r输入有hi电平的下限检测信号，则从输出端子q输出lo(低)电平的检测信号vdet。存储器控制电路17若在输入端子从电压检测电路20的输出端子输入有lo电平的检测信号vdet，则停止向非易失性存储器16输出hi电平的控制信号vcnt。因此，非易失性存储器16停止读出数据。此处，由于图3的电压检测电路20基于下限检测信号输出lo电平的检测信号vdet，因而存储器控制电路17也可不具备进行锁存的功能。
[0059]
若停止读出数据，则输出端子的输出电压vout上升，比较器24若在非反转输入端子+输入的输出端子fb2的电压成为基准电压电路23的基准电压vref1以上，则输出hi电平的上限检测信号。因此，非易失性存储器16再次开始读出数据。
[0060]
图3的电压检测电路20通过重复所述动作，从而可在输出端子的输出电压vout不低于非易失性存储器16的读出最低电压的电压范围内进行读出动作。因此，包括图3的电压检测电路20的分流稳压器100也可应对非易失性存储器16的读出动作中的输出端子的输出电压vout的变动等意料之外的状态。
[0061]
以上，对本发明的实施方式进行了说明，但本发明不限定于所述实施方式，可在不偏离本发明主旨的范围内进行各种变更。作为在运行时流动大的电流的电路，以非易失性存储器为例进行了说明，但只要是平时不运行的电路，则不限定于此。而且，例如图2所示的电压检测电路20也可由图4所示那样的包含恒流电路28及nmos晶体管29的电流比较电路构成。此电路也可适用于图3所示的电压检测电路20。而且，例如图3所示的电压检测电路20只要可对sr锁存电路输出上限检测信号及下限检测信号即可，因而也可共用基准电压电路并
设置两个分压电路的输出端子而构成。而且，只要满足功能，则不限定于sr锁存电路。而且，例如关于电压检测电路20的上限检测信号及下限检测信号，说明作hi电平的检测信号，但逻辑可自由设计。
技术特征：
1.一种分流稳压器，其特征在于，包括：输出端子，经由外接电阻连接于电源端子；电容器，连接于所述输出端子与接地端子之间；分压电路，串联连接于所述输出端子与所述接地端子之间；输出晶体管，连接于所述输出端子与所述接地端子之间；第一基准电压电路，输出第一基准电压；误差放大器，基于所述分压电路的输出端子的电压及所述第一基准电压来控制所述输出晶体管；非易失性存储器；存储器控制电路，向所述非易失性存储器输出数据的读出信号；以及电压检测电路，检测所述输出端子的电压达到允许所述非易失性存储器的数据读出动作的规定电压，向所述存储器控制电路输出检测信号，且所述非易失性存储器的动作电流是从所述电容器供给。2.根据权利要求1所述的分流稳压器，其特征在于，所述电压检测电路包括：第二分压电路，串联连接于所述输出端子与所述接地端子之间；第二基准电压电路，输出第二基准电压；以及第一比较器，基于所述第二分压电路的输出端子的电压及所述第二基准电压来输出所述检测信号。3.根据权利要求1所述的分流稳压器，其特征在于，所述电压检测电路包括：第二分压电路，串联连接于所述输出端子与所述接地端子之间；恒流电路，其中一个端子连接于所述输出端子；以及n型金属氧化物半导体晶体管，在栅极连接有所述第二分压电路的输出端子，在漏极连接有所述恒流电路的另一个端子，在源极连接有接地端子。4.根据权利要求1所述的分流稳压器，其特征在于，所述电压检测电路包括：第二分压电路，串联连接于所述输出端子与所述接地端子之间；第二基准电压电路，输出第二基准电压；第一比较器，基于所述第二分压电路的输出端子的电压及所述第二基准电压来输出上限检测信号；第三基准电压电路，输出第三基准电压；以及第二比较器，基于所述第二分压电路的输出端子的电压及所述第三基准电压来输出下限检测信号，且基于所述上限检测信号及所述下限检测信号来输出所述检测信号。5.根据权利要求1所述的分流稳压器，其特征在于，所述电压检测电路包括：第二分压电路，串联连接于所述输出端子与所述接地端子之间；第二基准电压电路，输出第二基准电压；
第一比较器，基于所述第二分压电路的第一输出端子的电压及所述第二基准电压来输出上限检测信号；以及第二比较器，基于所述第二分压电路的第二输出端子的电压及所述第二基准电压来输出下限检测信号，且基于所述上限检测信号及所述下限检测信号来输出所述检测信号。6.根据权利要求4或5所述的分流稳压器，其特征在于，所述电压检测电路包括：锁存电路，在设置端子输入有所述上限检测信号，在重置端子输入有所述下限检测信号，从输出端子输出所述检测信号。7.一种分流稳压器，其特征在于，包括：输出端子，经由外接电阻连接于电源端子；电容器，连接于所述输出端子与接地端子之间；分压电路，串联连接于所述输出端子与所述接地端子之间；输出晶体管，连接于所述输出端子与所述接地端子之间；第一基准电压电路，输出第一基准电压；误差放大器，基于所述分压电路的输出端子的电压及所述第一基准电压来控制所述输出晶体管；电路，在运行时流动大的电流；以及电压检测电路，检测所述输出端子的电压达到允许所述在运行时流动大的电流的电路的动作的、规定电压，向所述电路输出动作允许信号，且所述在运行时流动大的电流的电路的动作电流是从所述电容器供给。
技术总结
本发明提供一种分流稳压器，即便包括在运行时流动大的电流的电路，也可减小通常动作时的消耗电流。分流稳压器包括：电容器，连接于输出端子与接地端子之间；分压电路及输出晶体管，连接于输出端子与接地端子之间；误差放大器，基于分压电路的输出端子的电压及基准电压来控制输出晶体管；非易失性存储器；存储器控制电路，向非易失性存储器输出数据的读出信号；以及电压检测电路，检测输出端子的电压达到允许非易失性存储器的数据读出动作的规定电压，向存储器控制电路输出检测信号，且非易失性存储器的动作电流是从电容器供给。失性存储器的动作电流是从电容器供给。失性存储器的动作电流是从电容器供给。
