差分功率放大电路及射频芯片的制作方法
1.本发明涉及无线通信技术领域，尤其涉及一种差分功率放大电路及射频芯片。
背景技术：
2.随着人类进入信息化时代，无线通信技术有了飞速发展，从手机，无线局域网，蓝牙等已成为社会生活和发展不可或缺的一部分。无线通信技术的进步离不开差分功率放大电路的发展。目前，在无线收发系统中，差分功率放大电路是重要的组成部分之一。
3.现有的差分功率放大电路在5g-nr中n77和n79频段，相对sub-3g属于较高的频段，因此在传播过程中衰减比较快，路径的损失比较大，单载波覆盖的范围也有限，为提升用户体验，同时减小运营商建设成本，3gpp定义了一种全新的功率标准power class2(pc2),即无线终端设备在原有power class3的基础上，输出功率继续提升3db。当无线终端设备的输出功率提升至pc2，就可以补偿更高tdd频率下更大的传播损耗，并且降低运营商建设昂贵的成本。
4.然而，上述的差分功率放大电路的整体增益较低，另外，通过引入更高阶数的电路放大结构，将会导致pa整体功耗也将随之进一步增加，效率明显降低。
技术实现要素：
5.针对以上现有技术的不足，本发明提出一种具有同时提升射频芯片的增益和对主频的谐波抑制的能力的差分功率放大电路及射频芯片，以解决上述技术问题。
6.为了解决上述技术问题，本发明采用如下技术方案：
7.第一方面，本发明实施例提供一种差分功率放大电路，包括依次连接的信号输入端、输入匹配电路、驱动级功率单元、功率差分单元、具有相互并联的第一末级功率单元和第二末级功率单元的末级功率单元、功率合成单元、输出匹配电路以及信号输出端，
8.所述差分功率放大电路还包括形成交叉耦合电容组的第一电容和第二电容；
9.所述第一电容的第一端连接至所述第一末级功率单元的输入端，所述第一电容的第二端连接至所述第二末级功率单元的输出端；
10.所述第二电容的第一端连接至所述第二末级功率单元的输入端，所述第二电容的第二端连接至所述第一末级功率单元的输出端。
11.优选的，所述第一末级功率单元包括第一三极管，所述第一三极管的基极作为所述第一末级功率单元的输入端分别连接至所述第一电容的第一端和所述功率差分单元的第一输出端，所述第一三极管的集电极作为所述第一末级功率单元的输出端分别与所述第二电容的第一端和所述功率合成单元的第一输入端连接，第一三极管的发射极接地。
12.优选的，所述第二末级功率单元包括第二三极管，所述第二三极管的基极作为所述第二末级功率单元的输入端分别连接至所述第二电容的第一端和所述功率差分单元的第二输出端，所述第二三极管的集电极作为所述第二末级功率单元的输出端分别与所述第一电容的第二端和所述功率合成单元的第二输入端连接，所述第二三极管的发射极接地。
13.优选的，所述功率合成单元包括合路变压器巴伦、第五电容、第六电容和第七电容；
14.所述合路变压器巴伦的初级线圈的第一端作为所述功率合成单元的第一输入端连接至所述第一末级功率单元的输出端，所述合路变压器巴伦的初级线圈的第二端作为所述功率合成单元的第二输入端连接至所述第二末级功率单元的输出端；
15.所述第五电容的第一端与所述合路变压器巴伦的初级线圈的中抽头连接，所述第五电容的第二端接地；
16.所述第六电容的第一端分别连接于所述第五电容的第一端和第一电源电压，所述第六电容的第二端接地；
17.所述合路变压器巴伦的次级线圈的第一端作为所述功率合成单元的输出端与所述信号输出端连接，所述合路变压器巴伦的次级线圈的第二端经串联所述第七电容后接地。
18.优选的，所述差分功率放大电路还包括分别连接至所述合路变压器巴伦的初级线圈的第一端和所述合路变压器巴伦的初级线圈的第二端的第一调谐电路和第二调谐电路；所述第一调谐电路和所述第二调谐电路均用于抑制所述差分功率放大电路的主频二阶谐波。
19.优选的，所述第一调谐电路包括第九电容和第一电感；所述第九电容的第一端连接至所述合路变压器巴伦的初级线圈的第一端，所述第九电容的第二端与所述第一电感的第一端连接，所述第一电感的第二端接地；
20.所述第二调谐电路包括第十电容和第二电感；所述第十电容的第一端连接所述合路变压器巴伦的初级线圈的第二端，所述第二电感的第二端接地。
21.优选的，所述输出匹配电路包括第十一电容和第三电感，所述第十一电容的第一端连接至所述合路变压器巴伦的次级线圈的第一端，所述第十一电容的第二端连接至所述第三电感的第一端，所述第三电感的第二端接地。
22.优选的，所述功率差分单元包括差分变压器巴伦、第三电阻、第十二电容、第十三电容、第十四电容和第十五电容；
23.所述差分变压器巴伦的初级线圈的第一端和第二端分别与所述第三电阻的两端连接；
24.所述第十二电容的第一端连接所述差分变压器巴伦的初级线圈的第一端，所述第十二电容的第二端接地；
25.所述差分变压器巴伦的初级线圈的第二端分别与所述第十三电容的第一端、所述第十五电容的第一端以及第二电源电压，所述第十三电容的第二端和所述第十五电容的第二端分别接地；
26.所述差分变压器巴伦的次级线圈的第一端和所述差分变压器巴伦的次级线圈的第二端分别作为所述功率差分单元的第一输出端和第二输出端，并分别连接至所述第一末级功率单元和所述第二末级功率单元；
27.所述第十四电容的第一端连接所述差分变压器巴伦的次级线圈的中抽头，所述第十四电容的第二端接地。
28.优选的，所述驱动级功率单元包括第十六电容、第三三极管、第四电阻和第一偏置
电路；
29.所述第十六电容的第一端连接所述输入匹配电路，所述第十六电容的第二端与所述第三三极管的基极连接；
30.所述第三三极管的集电极与所述功率差分单元的输入连接，所述第三三极管的发射极接地；
31.所述第四电阻的第一端连接于所述第三三极管的基极，所述第四电阻的第二端连接至所述第一偏置电路。
32.第二方面，本发明实施例提供一种射频芯片，包括上述的差分功率放大电路。
33.与相关技术相比，本发明的实施例中，通过将信号输入端、输入匹配电路、驱动级功率单元、功率差分单元、具有相互并联的第一末级功率单元和第二末级功率单元的末级功率单元、功率合成单元、输出匹配电路以及信号输出端依次连接，所述差分功率放大电路还包括形成交叉耦合电容组的第一电容和第二电容；所述第一电容的第一端连接至所述第一末级功率单元的输入端，所述第一电容的第二端连接至所述第二末级功率单元的输出端；所述第二电容的第一端连接至所述第二末级功率单元的输入端，所述第二电容的第二端连接至所述第一末级功率单元的输出端；可以减少cbc对末级功率单元的影响，通过所述功率合成单元的输入分别与所述第一末级功率单元的输出端和所述第二末级功率单元的输出端连接，用于将两路所述差分信号实现功率合成后输出，可以具有同时提升射频芯片的增益和对主频的谐波抑制的能力。
附图说明
34.下面结合附图详细说明本发明。通过结合以下附图所作的详细描述，本发明的上述或其他方面的内容将变得更清楚和更容易理解。附图中：
35.图1为本发明实施例中差分功率放大电路的模块图；
36.图2为本发明实施例中差分功率放大电路的电路图；
37.图3为本发明实施例中驱动级功率单元的电路图；
38.图4为本发明实施例中第一末级功率单元和第二末级功率单元的电路图。
39.其中，100、差分功率放大电路，1、信号输入端，2、输入匹配电路，3、驱动级功率单元，31、第四电阻，32、第十六电容，33、第三三极管，34、第一偏置电路，4、功率差分单元，5、第一末级功率单元，51、第一电阻，52、第三电容，53、第一三极管，6、第二末级功率单元，61、第二电阻，62、第四电容，63、第二三极管，7、输出匹配电路，8、功率合成单元，9、信号输出端。10、第一调谐电路，11、第二调谐电路。
具体实施方式
40.除非另有定义，本文所使用的所有的技术和科学术语与属于本技术的技术领域的技术人员通常理解的含义相同；本文中在申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本技术；本技术的说明书和权利要求书及上述附图说明中的术语“包括”和“具有”以及它们的任何变形，意图在于覆盖不排他的包含。本技术的说明书和权利要求书或上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。
41.在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本技术的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
42.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
43.实施例一
44.请参阅图1-4所示，本发明实施例提供的一种差分功率放大电路100，包括依次连接的信号输入端1(rfin)、输入匹配电路2、驱动级功率单元3、功率差分单元4、第一末级功率单元5、第二末级功率单元6、输出匹配电路7、功率合成单元8和信号输出端9(rfout)。
45.信号输入端1用于连接单端的输入信号。
46.所述输入匹配电路2的第一端与所述信号输入端1连接，用于将所述输入信号进行匹配输出。
47.所述驱动级功率单元3的第一端与所述输入匹配电路2的第二端连接，用于将所述输入信号进行驱动输出。
48.所述功率差分单元4的第一端与所述驱动级功率单元3的第二端连接，用于将接收的所述输入信号转换为两路差分信号。
49.所述差分功率放大电路100还包括形成交叉耦合电容组的第一电容c01和第二电容c02。
50.所述第一电容c01的第一端连接至所述第一末级功率单元5的输入端，所述第一电容c01的第二端连接至所述第二末级功率单元6的输出端。
51.所述第二电容c02的第一端连接至所述第二末级功率单元6的输入端，所述第二电容c02的第二端连接至所述第一末级功率单元5的输出端。
52.具体的，通过输入匹配电路2接收信号输入端1输入的输入信号，进行匹配后输出到驱动级功率单元3上，通过驱动级功率单元3进行功率放大，通过所述功率差分单元4的第一端与所述驱动级功率单元3的第二端连接，用于将接收的放大的所述输入信号转换为两路差分信号，分别输出到第一末级功率单元5和第二末级功率单元6，通过第一末级功率单元5和第二末级功率单元6进行反馈用于增加工作频率。所述第一电容c01的第一端连接至所述第一末级功率单元5的输入端，所述第一电容c01的第二端连接至所述第二末级功率单元6的输出端。所述第二电容c02的第一端连接至所述第二末级功率单元6的输入端，所述第二电容c02的第二端连接至所述第一末级功率单元5的输出端。这样在差分对的输出端引入交叉耦合第一电容c01和第二电容c02，将经过差分对放大输出的射频信号补偿到另一路的共发射极功率放大器中，即交叉耦合第一电容c01和第二电容c02分别相当于对应第一末级功率单元5和第二末级功率单元6的基极节点引入了负电容的作用，用于中和了cbc的影响。
53.通过将所述输出匹配电路7的第一端与所述第一末级功率单元5的输出端连接，所述输出匹配电路7的第二端接地。所述功率合成单元8的输入分别与所述第一末级功率单元5的输出端和所述第二末级功率单元6的输出端连接，用于将两路所述差分信号实现功率合
成后输出至信号输出端9；能够有效的对电路的主频的谐波进行抑制。
54.在本实施例中，所述第一末级功率单元5包括第一三极管53，所述第一三极管53的基极作为所述第一末级功率单元5的输入端分别连接至所述第一电容c01的第一端和所述功率差分单元4的第一输出端，所述第一三极管53的集电极作为所述第一末级功率单元5的输出端分别与所述第二电容c02的第一端和所述功率合成单元8的第一输入端连接，所述第一三极管53的发射极接地。
55.所述第一末级功率单元5还包括第三电容52和第一电阻51，所述第三电容52的第一端连接所述第一输出端，所述第三电容52的第二端与所述第一三极管53的基极连接，所述第一三极管53的集电极分别与所述第二电容c02的第一端和所述功率合成单元8的输入连接，所述第一电阻51连接于所述第三电容52和所述第一三极管53之间且与所述第一电容c01的第一端串联，第一三极管53的发射极接地。通过第三电容52对差分信号进隔直后，第一三极管53对该路差分信号进行放大后，并传输到功率合成单元8上进行合成。第一电阻51用于稳定电路和连接外部偏置电路。
56.在本实施例中，所述第二末级功率单元6包括第二三极管62，所述第二三极管62的基极作为所述第二末级功率单元6的输入端分别连接至所述第二电容c02的第一端和所述功率差分单元4的第二输出端，所述第二三极管62的集电极作为所述第二末级功率单元6的输出端分别与所述第一电容c01的第二端和所述功率合成单元8的第二输入端连接，所述第二三极管63的发射极接地。
57.所述第二末级功率单元6还包括第四电容62和第二电阻61，所述第四电容62的第一端连接所述第二输出端，所述第四电容62的第二端与所述第二三极管63的基极连接，所述第二三极管63的集电极分别与所述第一电容c01的第二端和所述功率合成单元8的输入连接，所述第二电阻61连接于所述第四电容62和所述第二三极管63之间且与所述第二电容c02的第一端串联，所述第二电容c02的第二端连接所述第一三极管53的集电极，所述第二三极管63的发射极接地。通过第四电容62对差分信号进行隔直后，通过第二三极管63差分信号进行放大后，并传输到功率合成单元8上进行合成。
58.具体的，通过将所述第二三极管63的集电极分别与所述第一电容c01的第二端和所述功率合成单元8的输入连接，第一电容c01的第一端连接在第三电容52和第一三极管53之间，将第二电容c02的第一端与第一三极管53的集电极连接，第二电容c02的第二端连接在第四电容62和第二三极管63之间，从而使得第一三极管53和第二三极管63的基极引入负电容的作用，用于中和cbc的影响。
59.在本实施例中，所述功率合成单元8包括合路变压器巴伦tf2、第五电容c05、第六电容c06和第七电容c07。
60.所述合路变压器巴伦tf2的初级线圈的第一端作为所述功率合成单元8的第一输入端连接至所述第一末级功率单元5的输出端，所述合路变压器巴伦tf2的初级线圈的第二端作为所述功率合成单元8的第二输入端连接至所述第二末级功率单元6的输出端。
61.所述第五电容c05的第一端与所述合路变压器巴伦的初级线圈的中抽头连接，所述第五电容c05的第二端接地。
62.所述第六电容c06的第一端分别连接于所述第五电容c05的第一端和第一电源电压vcc1，所述第六电容c06的第二端接地，所述合路变压器巴伦tf2的次级线圈的第一端作
为所述功率合成单元8的输出端与所述信号输出端9连接，所述合路变压器巴伦tf2的次级线圈的第二端经串联所述第七电容c07后接地。通过在合路变压器巴伦tf2的第一初级线圈连接第五电容c05和第六电容c06，在第一次级线圈的平衡端口连接第七电容c07，用于对合路变压器巴伦tf2进行谐波抑制。
63.在本实施例中，所述差分功率放大电路100还包括分别连接至所述合路变压器巴伦tf2的初级线圈的第一端和所述合路变压器巴伦tf2的初级线圈的第二端的第一调谐电路10和第二调谐电路11；所述第一调谐电路10和所述第二调谐电路11均用于抑制所述差分功率放大电路100的主频二阶谐波。
64.在本实施例中，所述第一调谐电路10包括第九电容c09和与所述第九电容c09的第一端串联的第一电感l01，所述第九电容c09的第一端连接至所述合路变压器巴伦tf2的初级线圈的第一端，第九电容c09的第二端与第一电感l01的第一端连接，第一电感l01的第二端接地。
65.所述第二调谐电路11包括第十电容c10和与所述第十电容c10的第一端串联的第二电感l02，所述第十电容c10的第一端连接至所述合路变压器巴伦的初级线圈的第二端，所述第二电感l02的第二端接地。通过第九电容c09和第十电容c10上分别串联第一电感l01和第二电感l02，通过第九电容c09与第一电感l01组成的串联谐振电路对主频的二阶谐波进行抑制，第十电容c10与第二电感l02组成的串联谐振电路同样对主频的二阶谐波进行抑制。
66.在本实施例中，所述输出匹配电路7包括第十一电容c11和与所述第十一电容c11的第一端串联的第三电感l03，所述第十一电容c11的第一端连接至所述合路变压器巴伦tf2的次级线圈的第一端，所述第十一电容c11的第二端连接至所述第三电感l03的第一端，所述第三电感l03的一端接地。通过在合路变压器巴伦tf2的第一次级线圈的第一输出端连接相互串联的第十一电容c11和第三电感l03，可以对主频的三阶谐波进行抑制。
67.在本实施例中，所述功率差分单元4包括差分变压器巴伦tf1、第三电阻r03、第十二电容c12、第十三电容c13、第十四电容c14和第十五电容c15，所述差分变压器巴伦tf1的初级线圈的第一端和第二端分别与所述第三电阻r03的两端连接，所述第十二电容c12的第一端连接所述差分变压器巴伦tf1的初级线圈的第一端，所述第十二电容c12的第二端接地。所述差分变压器巴伦tf1的初级线圈的第端分别与所述第十三电容c13的第一端、所述第十五电容c15的第一端以及第二电源电压vcc2连接，所述第十三电容c13的第二端和所述第十五电容c15的第二端分别接地，所述差分变压器巴伦tf1的次级线圈的第一端和所述差分变压器巴伦tf1的次级线圈的第二端分别作为所述功率差分单元4的第一输出端和第二输出端，并分别连接至所述第一末级功率单元5和所述第二末级功率单元6；所述第十四电容c14的第一端连接所述差分变压器巴伦tf1的次级选取的中抽头，所述第十四电容c14的第二端接地。通过在差分变压器巴伦tf1初级线圈的两端连接第三电阻r03，可以提升差分变压器巴伦tf1的初级线圈两端端口的隔离度，从而便于对电路主频的三阶谐波进行抑制。
68.在本实施例中，所述驱动级功率单元3包括第十六电容32、第s三三极管33、第四电阻31和第一偏置电路34，所述第十六电容32的第一端连接所述输入匹配电路2，所述第四电容62的第二端与所述第三三极管33的基极连接，所述第三三极管33的集电极与所述功率差分单元4的输入连接，所述第三三极管33的发射极接地，所述第四电阻31的第一端连接于所
述第三三极管33的基极，所述第四电阻31的第二端连接至所述第一偏置电路34。
69.实施例二
70.本发明实施例提供一种射频芯片，包括上述实施例一的差分功率放大电路100。
71.需要说明的是，以上参照附图所描述的各个实施例仅用以说明本发明而非限制本发明的范围，本领域的普通技术人员应当理解，在不脱离本发明的精神和范围的前提下对本发明进行的修改或者等同替换，均应涵盖在本发明的范围之内。此外，除上下文另有所指外，以单数形式出现的词包括复数形式，反之亦然。另外，除非特别说明，那么任何实施例的全部或一部分可结合任何其它实施例的全部或一部分来使用。
技术特征：
1.一种差分功率放大电路，包括依次连接的信号输入端、输入匹配电路、驱动级功率单元、功率差分单元、具有相互并联的第一末级功率单元和第二末级功率单元的末级功率单元、功率合成单元、输出匹配电路以及信号输出端，其特征在于，所述差分功率放大电路还包括形成交叉耦合电容组的第一电容和第二电容；所述第一电容的第一端连接至所述第一末级功率单元的输入端，所述第一电容的第二端连接至所述第二末级功率单元的输出端；所述第二电容的第一端连接至所述第二末级功率单元的输入端，所述第二电容的第二端连接至所述第一末级功率单元的输出端。2.根据权利要求1所述的差分功率放大电路，其特征在于，所述第一末级功率单元包括第一三极管，所述第一三极管的基极作为所述第一末级功率单元的输入端分别连接至所述第一电容的第一端和所述功率差分单元的第一输出端，所述第一三极管的集电极作为所述第一末级功率单元的输出端分别与所述第二电容的第一端和所述功率合成单元的第一输入端连接，所述第一三极管的发射极接地。3.根据权利要求2所述的差分功率放大电路，其特征在于，所述第二末级功率单元包括第二三极管，所述第二三极管的基极作为所述第二末级功率单元的输入端分别连接至所述第二电容的第一端和所述功率差分单元的第二输出端，所述第二三极管的集电极作为所述第二末级功率单元的输出端分别与所述第一电容的第二端和所述功率合成单元的第二输入端连接，所述第二三极管的发射极接地。4.根据权利要求3所述的差分功率放大电路，其特征在于，所述功率合成单元包括合路变压器巴伦、第五电容、第六电容和第七电容；所述合路变压器巴伦的初级线圈的第一端作为所述功率合成单元的第一输入端连接至所述第一末级功率单元的输出端，所述合路变压器巴伦的初级线圈的第二端作为所述功率合成单元的第二输入端连接至所述第二末级功率单元的输出端；所述第五电容的第一端与所述合路变压器巴伦的初级线圈的中抽头连接，所述第五电容的第二端接地；所述第六电容的第一端分别连接于所述第五电容的第一端和第一电源电压，所述第六电容的第二端接地；所述合路变压器巴伦的次级线圈的第一端作为所述功率合成单元的输出端与所述信号输出端连接，所述合路变压器巴伦的次级线圈的第二端经串联所述第七电容后接地。5.根据权利要求4所述的差分功率放大电路，其特征在于，所述差分功率放大电路还包括分别连接至所述合路变压器巴伦的初级线圈的第一端和所述合路变压器巴伦的初级线圈的第二端的第一调谐电路和第二调谐电路；所述第一调谐电路和所述第二调谐电路均用于抑制所述差分功率放大电路的主频二阶谐波。6.根据权利要求5所述的差分功率放大电路，其特征在于，所述第一调谐电路包括第九电容和第一电感；所述第九电容的第一端连接至所述合路变压器巴伦的初级线圈的第一端，所述第九电容的第二端与所述第一电感的第一端连接，所述第一电感的第二端接地；所述第二调谐电路包括第十电容和第二电感；所述第十电容的第一端连接所述合路变压器巴伦的初级线圈的第二端，所述第二电感的第二端接地。7.根据权利要求4所述的差分功率放大电路，其特征在于，所述输出匹配电路包括第十
一电容和第三电感，所述第十一电容的第一端连接至所述合路变压器巴伦的次级线圈的第一端，所述第十一电容的第二端连接至所述第三电感的第一端，所述第三电感的第二端接地。8.根据权利要求2所述的差分功率放大电路，其特征在于，所述功率差分单元包括差分变压器巴伦、第三电阻、第十二电容、第十三电容、第十四电容和第十五电容；所述差分变压器巴伦的初级线圈的第一端和第二端分别与所述第三电阻的两端连接；所述第十二电容的第一端连接所述差分变压器巴伦的初级线圈的第一端，所述第十二电容的第二端接地；所述差分变压器巴伦的初级线圈的第二端分别与所述第十三电容的第一端、所述第十五电容的第一端以及第二电源电压，所述第十三电容的第二端和所述第十五电容的第二端分别接地；所述差分变压器巴伦的次级线圈的第一端和所述差分变压器巴伦的次级线圈的第二端分别作为所述功率差分单元的第一输出端和第二输出端，并分别连接至所述第一末级功率单元和所述第二末级功率单元；所述第十四电容的第一端连接所述差分变压器巴伦的次级线圈的中抽头，所述第十四电容的第二端接地。9.根据权利要求1所述的差分功率放大电路，其特征在于，所述驱动级功率单元包括第十六电容、第三三极管、第四电阻和第一偏置电路；所述第十六电容的第一端连接所述输入匹配电路，所述第十六电容的第二端与所述第三三极管的基极连接；所述第三三极管的集电极与所述功率差分单元的输入连接，所述第三三极管的发射极接地；所述第四电阻的第一端连接于所述第三三极管的基极，所述第四电阻的第二端连接至所述第一偏置电路。10.一种射频芯片，其特征在于，包括如权利要求1-9任一项所述的差分功率放大电路。
技术总结
本发明提供了一种差分功率放大电路及射频芯片，包括：包括依次连接的信号输入端、输入匹配电路、驱动级功率单元、功率差分单元、具有相互并联的第一末级功率单元和第二末级功率单元的末级功率单元、功率合成单元、输出匹配电路以及信号输出端，所述差分功率放大电路还包括形成交叉耦合电容组的第一电容和第二电容；所述第一电容的第一端连接至所述第一末级功率单元的输入端，所述第一电容的第二端连接至所述第二末级功率单元的输出端；所述第二电容的第一端连接至所述第二末级功率单元的输入端，所述第二电容的第二端连接至所述第一末级功率单元的输出端。本发明能同时提升射频芯片的增益和对主频的二、三阶谐波的抑制能力。三阶谐波的抑制能力。三阶谐波的抑制能力。
